# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-273594

(43) Date of publication of application: 04.12.1991

(51)Int.Cl.

G11C 11/407 G11C 11/413 H01L 27/04 H01L 27/108

(21)Application number : 02-146283

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

06.06.1990

(72)Inventor: NAKAGOME YOSHINOBU

ITO KIYOO

TANAKA HITOSHI

WATANABE YASUSHI

**KUME EIJI** 

ISODA MASANORI

YAMAZAKI EIJI

(30)Priority

Priority number: 01317518

Priority date: 08.12.1989

Priority country: JP

02 12237


22.01.1990

JP

# (54) SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To enable stable operations even with the electromotive force of a power supply voltage for only one battery by increasing a data line voltage at all times so as to use it as the power source of a word driver. CONSTITUTION: Word line drive is executed with a voltage conversion circuit VLG, which converts the data line power supply voltage to a certain voltage higher than the data line voltage by the threshold voltage of a switch



transistor in a memory cell array MA, and a static word driver VCHG to be operated with the output of the voltage conversion circuit VLG as the power source. Thus, the voltage higher than the data line voltage by the threshold voltage of the switch transistor in the memory cell array can be impressed as the word line voltage and even when the power supply voltage is lowered to about 1V, the memory operation can be made stable as well.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

(1) 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3-273594

Dint. Cl. '

邀別記号

庁内整理番号

**@**公開 平成3年(1991)12月4日

G 11 C 11/497

8526-5L G 11 C 11/34 8526-5L 354 F 335 A\*

審査請求 未請求 請求項の数 37 (全38頁)

◎発明の名称 半導体装置

砂特 顕 平2-146283

砂出 願 平2(1990)6月6日

優先権主張 @平1(1989)12月8日 BB 日本(JP) 郵特額 平1-317518

母祭 明 者 中 込 儀 延 東京都国分寺市東恋ケ跫1丁目280番地 株式会社日立製

作所中央研究所内

②発 明 者 伊 襲 清 男 東京都国分寺市東恋ケ選1丁目280番地 株式会社日立製

作所中央研究所内

勿出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

団出 顧 人 日立超エル・エス・ア 東京都小平市上水本町5丁目20番1号

イ・エンジニアリング 株式会社

⑩代 理 人 弁理士 小川 勝男 外1名

最終質に続く

9 AB 1

発明の名称
 半導体装置

- 2. 特許請求の特別
  - 計・第一の電源配圧(VSS)および、それより も高い第二の電源電圧(VCC)を外部から与 えで動作する平準体設置であって、第一および 数二の電源電圧と異なる第三の電源電圧を発生 する手段を装置上に有し、かつ減算二と新一の 電源電圧の差が2V以下で動作させることを特 数とする半導体装置。
  - 2、特許請求の範囲第1項記載の学導体製置において、上記第三の電源電圧と第一の意源電圧の 透は上記第二の監測電圧と第一の意源電圧の見 あ3、5倍以上であることを特徴とする半準を 数数。
  - 3、特許翻求の範囲第1項記載の半準体装置において、上記第三の電面電圧は上記数一の電源電圧と上記第二の電源電圧の中間の電圧であることを特徴とする半導体装置。

4 . 豚一の鬼態危圧(VSS)および、それより も高い

部二の電源電話(V C C)を外部から与えて動作する年降体報をであって、第一および第二の間談性圧と異なる第三の電談性圧と第四の電談電圧と第四の電談電圧と数一の電談電圧とが一の電談電圧とが一の電談電圧とがあり、上記第四の電談電圧の中間の電どであることを特徴とする半摩体装置。

5. 松許雄求の戦闘第1項から第4項のいずれかに記載の半導体装置において、入力信号電圧を MISFETのゲートへ接続し、信号線の電池 に変換する電圧/電流変換季像と、その電池を と力信号電圧に再変換する電流/電圧手段を し、少なくとも該電圧/電光変換季飲の電池 路を第一導電形の以ISFETで形成し、接環 流/電圧変換季段の電流経路を第一端電影と相

### 特閒平3-273594(2)

- 補の第二準電形のMISFETで形成すること も特徴とする半導体設置。
- 6. 特許結束の範囲第5項記載の単線体製置において、上記信号級の電圧は上記第一の電源電圧 と上記拠二の電視電圧の中間の電圧であること を特徴とする牛場体装置。
- 7. 特許請求の範囲第6項記載の半導体装置において、上記一つの信号級に対して、複数の電圧 /電送変換手段と一つの電流/電圧手段と、簇 接数の電圧/電送変換手段のうちの一つを信号 級に接続する選択手段を有することを射数とする単単体装置。
- 8. 舞的請求の朝田第1項から第7項のいずれか に記載の半導体教置において、一部にダイナミ ックメモリを含むことを制徴とする半導体装置。
- 8. 特許請求の範囲祭る項記載の半線体報優において、上記ダイナミックメモリは複数のデータ 級対解、ワード線性及びデータ線とワード級と の交点に配置されたメモリセル群とから構成さ
- 夕線からの情報を少なくとも2 対のデータ線で 共用する信号線へ能みだす。あるいは信号線か らデータ線へ情報を書き込むための列アドレス で選択される入島力朝知四路群を有する半導体 メモリにおいて、メモリセルアレーのデータ線 に接続される入島力制知回路はメモリセルアレ 一の左右に交互に配置され、かつ試みだし動作 と書き込み動作において、データ線と入出力制 都価格の信号線との伝達インピーダンスを創化 させたことを特徴とする半導体装置。 10. 特許請求の範囲第9 項記録の半導体装置に

れる少なくとも一つのメモリセルアレー、デー

- 10. 特許請求の範囲第9項記録の半導体装置において、入出力制御回路の伝達インピーダンスを変化させる手段としては、続みだし動作に使用する信号線と奢侈込み動作に使用する信号線を独立して設けたことを特徴とする半導体装置。
- 11. 特許請求の範囲第10項記録の半等体数数 に放いて、信号級を確立して設ける手段として、 入出力制御回路の就みだし動作に用いる領号線
- ・1 2 、特許請求の範囲路1 0 項記載の半順体装置に於いて、読みだし用の入出力制御回路には信息線への接続を新御する制御線を有し、入出力制御回路を引き続いた出力制御回路を非選択時には同じ電位に設定し、選択時には信号線を信号機出手段とし、翻譯線を非選択時の電位と変化させることを特徴とする半進の機関。
- 13、絵評論求の戦闘男9項記載の半導体装置に

- 於いて、左右の入此力制御回路は少なくともデータ総対ビツチの2倍で配置することを発散と する半導体被置。
- 14. 特許研求の範頭野9項配販の半導体設置に 熱いて、データ線対は一対ごとにメモリセルア レー内で交差していることを特徴とする半原体 製造。
- 15. 特許請求の範囲第9項記載の半額棒殺置に 於いて、該入出力制御同點のデータ線対師にデ ータ線と側時に形成され、かつデータ線以外の 配絃を配置したことを特徴とする半導体装置。
- 16. 特許辯求の範囲第9項記載の半導体数置に 於いて、メモリの動作試験時には1つの列アド レスで複数例の入出力制制函数を選択できる機 能を持ち、並列テストを可能にしたことを特徴 とする半導体数据。
- 1.7、 特許請求の範囲第16項記載の準準体製数 に於いて、続みだし用の入出方別歯圏第の契数 様は敵対であることを特徴とする単導体装置。
- 18、約許請求の範囲第9項記載の半導体設置に

#### 特別平3-273594 (3)

於いて、メモリセルからデータ線に続みだされた信号を検知階幅する手段であるセンスアンプ の高電圧側の電流艦の電圧レベルを任意に設定 可能にできる手段を有することを特数とする半 進体器質。

機理時と、該関圧登機回路の出力を電源として 動作するスタティック型ワードドライバとを健 えることを斡旋とする半導体装配。

- 20.上記電圧要換回路は、チャージボンプ回路 と整接回路との構成を備えることを特徴とする 特許誘求の範囲第19項記載の卓導体質数。

ジボンプ関係において、さらに蘇1のMCSトランジスタのドレインを電源に、ソースを第4のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに続合したことを特徴とする特許結束の範囲所20項記載の出退体転倒。

 記載の単導体級酸図路。

- 23、上記メモリセルアレーとワードドライバと 電圧変換国系に用いるMOSトランジスタのし さい値を3種類とし、メモリセルアレーのもの を最も高く、ワードドライバのものを中線と、 電圧変換回絡のものを最も低くしたことを特徴 とする特許別求の転服第19項乃至第20項記 載の半導体後歌回路。
- 24、智語語歌の範囲第1項から第4項のいずれかに記載の非準体数置において、電圧開発を2分 を介して端手間粒圧を分 佐して出力する分を回路と、接下ランジスス回路と、接下ランジスス回路と、が一トにバイアス電圧を印加するバイアスの路を行して、超級地圧をその中間電圧に変換して出力する半線体数ではおいて、上部に等しい。 は一角 の が は で は が が こ の コンプリメンタリ・ブッシュブル 回路と、 基準電流を準備して 出力するブッシュ

### 特簡平3-273594(4)

プル電後滑幅回路とも強え、第一のコンプリメンタリ・ブッシュブル回路は、そのパイアス回路に、上記基準電圧の入力と該入力に付加するパイアス電圧源を備えるとともに、該ブッシュブル回路の分圧回路は上記電影増幅 関勢の基準電流回路を形成し、かつ該電流増幅 対の出版を上記第二のコンプリメンタリ・ブッシュブル回路のパイアス回路に接続することを特徴とする半週体装置。

- 25. 上記第一および第二のコンプリメンタリ・ プッシュブル回路のバイアス電圧は、 該電圧を 印加する数プッシュブル回路のトランジスタの ゲートしきい値電圧にほぼ等しい電圧であるこ と生物機とする間求領24記載の半導体装置。
- 2 6 . 上配電流増製四路はカレントミラー酸のプ ッシュブル増制回路であることを特徴とする話 求項1あるいは値求項25 記載の半進体装置。
- 27. 上記舞一および第二のコンプリメンタリ・ ブッシュブル回路を電界効果トランジスタにより 明成することを特徴とする請求項24乃至疑

求項26の何れかに記載の半導体装置。

28、電圧能子間に接続したトランジスタを介し て菊子間電圧を分圧して出力する分圧回路と、 該トランジスタのゲートにパイアス電圧を印剤 するパイアス国路とを含むコンプリメンタリ・ プッシュブル唇路を有して、電腦電圧をその中 間電圧に変換して負荷に出力する半端体装置に おいて、上記中間電圧に等しい無準電圧の入力 と、剛一負荷に対して出方を並列接続する少な くとも二つの烙ーおよび第二のコンプリメンタ リ・プッシュブル볤略およびトライステート駆 動回路と、基準電波を増模して出力するブック ュナル低流域領国路とを指え、第一のコンプリ メンタリ・プッシュブル国鉄は、そのバイアス 國路に、上記越準備圧の入力と終入力に付加す るパイアス電圧源を構えるとともに、該ブッシ ュブル回廊の分圧回路は上記電液時喃到路の墓 塑電流回路を形成し、かつ越電流増幅回路の出 方端を上配衡二のコンプリメンタリ・ブッシュ プル回路のバイアス四路に接続すること、さら

に上配トライステート 肥助回路は、上記入力の 配圧よりも低い第一の料定電圧と上記入力の電 低よりも高い第二の判定電圧とを復え、出力電 圧が第一の判定電圧よりも低いときには出力を 充電し、出力電圧が第二の判定電圧よりも高い ときには出力を放置する手段を耐えることを特 做とする半導体袋置。

- 29、上記第一および第二のコンプリメンクリ・ ブッシュブル回路のパイアス電圧は、設電圧を 印加する数プッシュブル回路のトランジスタの ゲートしまい修覧圧にほぼ等しい電圧であるこ とを特徴とする請求項23記載の辛濃保装質。
- 30、上記憶流増保回路はカレントミラー型のブッシュブル増幅回路であることを特徴とする謎 東項5あるいは建成項29記載の半線体装置。
- 81.上記第一および第二のコンプリメンタリ・ ブッシュブル四番を電界効果トランジスタによ り構成することを特徴とする諸求項28万至請 求項30の何れかに記載の半額体製置。
- 32. 上記の入力および出力の発圧は電源電圧の

二分の一であることを報散とする請求項24万 至請求項31の何れかに記載の半端体製器。

- 33. 複数の阿医のブロックを少なくとも含み、動作時においては、ブロック選択信号によって遊倒した一つまたは複数のブロックを動作状態にする機能の第(しまり)と、ブロックを動作状態において、ブロックを駆動する上記を受けられ動作状態にある。ブロックをに設けられ動作状態にある。ブロックをに設けられ動作状態にある。ブロックを開かると、非動作状態にある。ブロックを解して、新聞の配動回路に、非動作状態にある。ブロックを解している。
- 3 4 . 上記銀数回路がダイテミックメモリである ことを精視とする請求項33記帳の半導件設置。
- 3 5 . 上記プロックはメモリセルアレーを少なく とも含み、かつ上記典書としてはメモリセル等 検容量の対向関権およびメモリセルから信号を 知因路に信号を伝達するデータ級のプリチャー ジ電圧供給線とを少なくとも含むことを特徴

#### 特爾平3-273594 (5)

とする請求政34に紀載の半導体装置。

- 36. 上記額數回路は電談電圧の二分の一の電圧 を発生する手段であることを特徴とする請求項 35に総載の半導体装置。
- 3 7. 上記製助回路が請求項2 4 万至請求項3 2 の何れかに記載の設置であることを発徴とする 請求項3 8 記載の半導体装置。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体数医、特に投影素子で構成され。 電胎動作可能な半導体築積回路に好遊な低電圧で 動作する高速、高集積の半導体数置に関する。 〔逆来の技術〕

半線体製銀回路(LS) = Large Scale Integration)の無額皮抑上は、その構成架子であるMOSトランジスタの機器化により進められてきた。 選子の寸法が O、 S ミクロン以下のいわゆるディープサブミクロンLS I になると、 猴子の耐圧の低下とともにLSIの消費する魅力の増大が問題になってくる。このような問題に対して

は、選手の機細化にともなって動作電源電圧を係 下させることが有効な手段であると考えられる。 現在のLSIの保証保証としては5Vが主流であ るため、做輪な弟子でLSIを構成する手段とし て、LSIチップ上に外部電波電圧を降圧する電 圧要換回路を搭載する技術が、アイ・イー・イー ・イー・ジャーナル・オブ・ソリッド・ステート ・サーキッツ、第21巻、第5号、那805~粽 6 1 1 M (1 9 8 8 ) ( IBEE Joune! of Solid -State Circuits, vol.21, No.5, pp.605-611. October 1886 ) において鉛じられている。この 場合の外部保護銀圧と内部電道電圧の低は、それ ぞれちゃとる、ちゃである。このように、LS! の中でも最高隻積度のダイナミックRAM (DRAM = Dynamic Random Access Hemory ) で消費電力の問題が顕在化しつつある。こうした 傾向に合わせて、もらしの外部甩圧そのものを下 げようという動きもある。何えば、D、3ミクロ

ンの加工技術を用いる64メガビットDRAMで

は外部就源電圧は3、3V程度に低下される予定

である。数積度の向上にしたがって、外部電源電 低はさらに低下する可能性がある。

また近年、可能型電子機器の管及に伴い、電池 動作や、電池での情報保持が可能な仮能圧・近消 発電力のLSIに対する需要が高まってきている。 このような用途に対しては、最小1~1、5Vで 動作するLSIが必要とされる。特に、ダイナミ ックメモリの場合、その複数症は既にメガビット 級に遂しており、従来では鼓気ディスク装置しか 使用できなかった大容量記憶装置の分野にもその 半導体メモリを利用しようという動きがでてきて いる。そのためには、世間をさってもデータが消 えないよう転組でパックアップする必要がある。 このバックアップの期間は、通常数週間から数年 間保証する必要がある。このため、メモリの消費 電磁は極力小さくする必要がある。您電力化のた めには、動作電圧を低級することが有効であるが、 これも1、5 V近辺とすればバックアップ形電源 としては乾燥池1個で終むためコストも安くまた 占有スペースもかさくなる。

インバータや各種デジタル額座関路だけから額 成されるCMOS(Complementary MOS)LSI. 例えばプロセッサなどにおいては、軽額な圧を1. 5 V 程度まで低下させても、MOSトランジスタ の定数としきい値包圧さえ返辺に遅べば、大穏な 姓能低下を招くことなく。1.5V種皮の低い電 **斯包圧で動作させることが可能である。しかしな** がら、外部電源電圧(VCCまたはVSS)の値 に、それらの中間電圧やぞれらの範囲を越えた電 症をしらて上で発生させ、それを動作に用いる LS」では、電弧電圧の低下は、決定的な位能低 下至もたらしていた。こうしたLSIの代表が ひRAMである。したがって、プロセッサやメモ りなどの複数種類のLSIで、低電圧で助作する 指組織器を形成する場合には、DRAMに代表さ れるように、LSI上で電線電圧以外の電圧を発 坐して動作に用いるLSIの係電圧動作が必須で

DRAMを依然圧で動作させた場合、主に従来 同いられていた以下の3つで問題が生じる。

### **頻開平3-273594(6)**

- (1)メモリセルから統当された懐小な信号を統 出す回動。
- (2) メモリセルを構成するMのSトランジスタを十分高い事通状態にして、損失無く信号を伝達するために必要なワード級部動用高電圧を発生する回転。
- (3) メモリセル帯積容量のプレート地極、さらにはメモリセルからの読み出し信号の検出に数する参属概圧となる中間電圧(VCC/2)を発生する回路。

これらの徒束倒を、以下順に説明する。

(1) については以下のとおりである。 LSI の高級預化、大規模化にともなつで、宿り配接の寄生容量が増大するため、動作選胺が低下するという問題が限現化しつつある。 ダイナミング・メモリの場合には、各メモリセルからデータ繰上に設み出された機小な信号をセンスアンプにより増額する透度。 および、選択されたデータ線から管理を扱み出す入出り領路級(コモンI/O級)の動作速度が、メモリ全体の動作速度の大きな割合

を占めており、これらを高速化する技術がメモリの性能向上のために不可欠である。 健康の入出力 数如同路としては、たとえばアイ・イー・イー・ イー、ジャーナル・オブ・ソリンド・ステート・ サーキツツ、エス・シー22

(1987年) 第663 頁から第667 頁(IBEE, Journal of Solid-State Circuits, Vot.SC-22, M.5. October, 1987, pp663-687) において述べられているように、2つのMIS(Metal Insolator Scalconductor) 型のドET(Field Effect Transistor) を用い、選択信号をそれらのゲート環境に印刷して、データ線対とコモンI/O線対との接続を制御する方式が一般的であつた。

(2) についての世来的を第8関に示す。これはDRAMのメモリセルアレー(MA)とワードドライバ(WD)関連の回路を示したものである。また、第10国は各部の故形を示している。この回路は、例えばIE28 JOURNALOF SOLID-STATE

CIRCUITS, VOL. 44-21, NO. 3, JUNE 1986, 9p. 381-387 に示されている。

(3) についての従来例は以下のとおりである。 データ終をVCC/2地圧にプリチャージする DRAM力式は、高速性、低消異電力、関連音性 といった特徴によって、CMOS回路とともに1 メガビット以降のDRAMの主演になっている。 このVCC/2世征を確生させる従来の中間配圧 発生副類の例は、アイ・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーラッツ、 野21倍、第5号、祭643~祭648頁 (1986) (1EME Joune) of Solid-State Circuite, vol.21、No.5、pp.642-648、Betober 1988)に述べられている

〔尭明が解決しようとする無抵〕

以上の従来例に対して、本弱明が解決しようと する課題は以下のとおりである。

まず(1)の従来剤については以下のとおりである。従来方式の例を第2関(a)および(c)

に示す。この方式では必要低低限の数のトランジスタで構成できるため、メモリ全体の直積低級には有効であるが、一方、以下のような欠点がある。(a)データ級(DO、DO)の係号程圧が十分に暗幅されないうちにI/O制御用のM35-FET(T50,T51)を基準状態にすると、センスアンプSACの動作が組得されて影動作を総こす。

- (b) 上記知底により、センスアンブが動作してから選択信号YO1を投入して上記以IS
  ードETを構通させるまでに時間遅れ(タイミング・マージン)を置く必要が生じ、動作選要の像下をきたす(第2頭(c))。
- (c) このような映動作を防ぐために、上記 MIS-PETのチャネルコンダクタンス(ド レイン
- ・ソース間の複電率)とセンスアンプを構成するMIS-FETのチャネルコンダクタンスの 比には、設計上の制約が発生する。一般的には、 前者を後者よりも小さくする必要があり、コモ

### 特期平3-273594(ア)

- (d) メモリの集製版向上に伴つて、物景電力低 減、および架子の創圧低下に対処するため、 内部電調電圧は低下する傾向にある。したが つて、上記MIS-PSTの顧動能力がさら に低下し、より動作速度が低下する。
- (e) 立に、上記 (c) の理由により、ひとつの コモン1/ () 線と、それにつながる複数のデータ線との間で、並列に書込み、あるいは認 み出しを行うことが難しく、並列度など、デスト優能の節で制約を受ける。

これらのため、従来の入出力個局方式では、低 電圧でも高速に動作する高葉板メモリに選した四 路方式を供することができなかつた。

次に、(2)の健康例については以下のとおり である。第3回に示すようにワードドライバはト ラッジスタロD、ロTから構成される。ここで入

デコーダ出力が1が日1gカレベル(VL)にな もとひてを通してQDのゲートN2が充電され Q D がオン状態となる。このとき、N 2 の電圧は VLーVTとなる。次に周辺回路PXで作られた サード級駆動信号 する(根質はVL+VT以上) が日主まなレベルになるとなりのドレインからソ ースに製造が流れワード語WをHighレベルに `する。このときQTのゲートとN1の間の電位差 はO、N2とはVtであるからQTはカットオフ 状態となっている。從って、《Xが上昇するとき R2の電底はGDのゲート、ソース間容量による カップリングですると共に上昇する。ここで、す X が最大値に達したときQ D のゲート、ソース間 **難圧がVT以上なら、ワード絵の電圧はφ X と等** しくなる。一方、4Xが上昇していく途中でそれ がVT以下となった場合は、QDのゲート、ソー ス関窓量がOとなるのでその時点でN2の上昇は とまり、節々図に示すようにVLーVT+α (VL-2VT) / (i-c) となる。またワー ド縞の電正は (Vni-2Vt) / (1-4)とな

る。ここで、 a は Q D の ゲート 容量 と ノード N 2 の 全容量 の比である。

ここで、V L が配施の指統で1.1 V まで低下した場合を考える。 a = 0.9. V T = 0.5 (V) とすれば上式よりN 2 の低圧は1.5 V となる。 佐って、ワード線の低圧は1.0 V までしか上昇しない。 通常、メモリセルのスイッチトランジスタQ S のしきい 個電圧は跨辺回路のそれも でメモリセルになるのでメモリセルに 育力もれる 電気は最大値 (C S × 0.5) となり ソフトエラー 耐性、センスアンプの S / N の 禁しい低下が生ずる。 なわち、保存データの破壊が起こりやすくなる。

以上のように、DRAMを佐京の技術で危急制作させようとした場合、電池の超電力がおOSトランジスタのしきい確認圧VTの2倍近くにまで低下すると、フードドライバの動作不良によりメモリセルへの響き込み電圧が低下してデータの破壊が起こりやすくなるという問題があり、その解決を奨する課題があった。

また、(3)に関して、低低圧化と高級機化により、健康の中間低圧発生認動では以下の二つの問題が生じる。(c) 電源電圧の低下に伴い、電圧設定器度が低下し、信号対戦者(S/N) 比が悪化する。

(b) 案子がソース・フォロツ・モードで動作するので応替速度がトランジスタの離動能力と負荷容量の値で決まることになり、このため、高線積化による負責容量の増大と、さらには低電圧化による業子の駆動能力の低下により、応答連携が遅くカス。

第19回はDRAM用中間電圧発生回断の数果 例を示すものである。以下、第19回を用いて上 記の問題点を誘明する。第19回において、 TN5、TN6はNティンネルのMIS型FET、 TP5、TP6はアティンネルのMIS型FET、 R1、R2は抵抗。CLは負荷容量である。第 19回の回路は一種のコンプリメンタリ・ブッシュブル回路で、TN6とTP6は電紙電圧VCC (VS5は接地機位とする)を紅VCの中間電圧

### 特閒平3-273594(8)

に分圧する分圧回惑を絡成し、これらのゲートに パイアス世圧を与えるためのTNSとTPBガバ イアス関係を構成している。VCC/2ブリチャ - ジ方式のDRAMにおいては、負荷容量は会デ ータ級容量にほぼ等しく、4メガビット D R A M ではる~10mF(ナノ・ファラッド)、16メ ガビットDRAMでは20~40mF、64メガ ビットDRAMでは80~160nF程度の値で ある。この回路においては、各FBTに做小な句 **説を常時流すことによって、出力が一定の電圧に** なるように安定化される。電流が微小であれば、 端子20と端子22の電圧遊すなわちV(20) - V(22)はほぼPET TN5のしきい値電 EVTNに、また帽子22と帽子21の電圧差す なわちV(22)-V(21)はほぼPET TP5のしきい値電圧の給対値でTPに够しくな S. st. FET THEBLUTPENS--権対ゲート長比 W/Lは、それぞれTN5およ びTPSのW/しの数倍から数10倍になるよう に退ばれる。したがって、TNSのパイアス電流 はTN5のバイアス電流の数倍から数10倍になる。

はじめに第一の問題点について裁判する。今、 FRT対TN5とTN6、およびでP5とTP6 の間の素子特性(例えば、しせい値能圧、単位ゲート報あたりのチャネル・コンダクタンス等)に をが無いと仮定すると、出方HVCには、焙子 22の食圧に等しい発圧が待られる。此方程圧の

と摂される。ここでVSSは核溶電性にあるとする。 想準条件下ではVTNとVTPの促がほぼ等しく。

$$RJ = R2$$
 となるように設計すると、 
$$V(HVC) = \frac{1}{2} - VCC - \frac{1}{2} - VTN + \frac{1}{2} - VTP$$

すなわち、VTPとVTPの飯の遊がVCCの値に比べて 無視できる場合には

となる。一般に、素子のしきい値電圧のばらつきは、高数程化によっても小さくならず、一定であると考えられるため、VCCを低くするにしたがって、V(BVC)の設定精度は低下する。例えば、VTNとVTPがそれぞれ標準値に対して±G、1V変動すると仮定すると、電源電圧が5V(分VCが2、5V)のときには、中間電圧の優勢は約まり、であるのに対して、電源電圧が1、5V(分VCが0、75V)のときには、中間電圧の変動は約±13%に達し、メモリの安定な動作に支援がでる。

次に、第二の問題点について説明する。負有の充斂電に際し、出力のMISP5Tは絶和領域で動作するため、そのドレイン建筑IDは

$$ID = \frac{\beta}{2} (VOS - VT)^{2}$$

と表される。ここに、VGSはゲート・ソース間 電圧、VTはMISFETのゲートしたい情報圧、 βは集子の概益や寸波によって決まる定数である。 今、健康回路において負荷(負荷容量=CL)の 葛圧€0 Vから中間截圧VCC/2の90%まで 立ち上げるのに襲する時間

£ s t≸

$$t_r = \frac{18 \text{ CL}}{\rho} \times \frac{1}{\text{VCC/2}}$$

#### 特開平3-273594(日)

の増大を招くという 闘作用があるため、実際には 立上り時間 1. モー定に扱つのは不可能である。

以上途べた従来の問題を解決し、低電圧でも高速に、かつ安定に動作する半濃体数数を提供することが本発明の目的である。より具体的には以下の3つを目的としている。

- (1) 底難形でも高速に影響し、かつ動作安定性 に優れ、さらには並列テスト機能を併せ持つた、 超高美穂のメモリの入出力領仰因路の方式を提供 すること。
- (2) 電池の起電力が低下してもデータ破壊が生じないように、充分に高いワード線電圧を発生することができる回路を提供すること。
- (3) 高集後、低電原電圧のし5 Jにおいても高 特皮で、かつ高速に動作する電圧供給回路(電圧 フォロワ)を提供すること。

#### (議題を解決するための手段)

前述した(1)の目的を遊成するため、データ 線からの情報の読み出し、あるいは、データ線へ の情報の書込みを行う入出方制抑認略を、メモリ アレーの左右に交互に配置し、かつ、コモン」/ 口報をとデータ線の間の伝達インピーダンスを、 情報の競み出し等と番込み時とで変化させるよう な図路構成とした。また、鉄出し線(RO線)の 個号を検出するセンス型路として、選択用の MJSFETと相補のMISFETによる電流電 年数換手段を設りた。本手設は、低低圧でも高速 に動作するようにするためのものである。

また (2) の目的を達成するため、特許譲求の 範囲に配験のように、次の手段を講じた。すなわ ち

(\*) メモリセルアレーとデータ級に印加する最低の動作電圧としてメモリセルアレーのスイッチトランジスタのしきい値電圧の1.5万至2倍の電圧をデータ級に与えるデータ級電磁の出力とワードドライバとを有する半導体集積回路において、データ級電圧を、データ級電圧と、データ級電圧とリスモリセルアレーのスイッチトランジスタのしきい情報性分別上高い電圧に変換する電圧変換回路と、装電圧変換回路の出力を電磁として動作するスタティ

ック烈ワードドライバとを偉えてワード線駆動を することとした。

- (り)上記弊1項の手段の電圧変換回路は、チャージポンプ回路と整流回路との構放を備えることとした。

のドレインを電源に、ソースを第4のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに結合することとした。

本手段は低電磁電圧でもチャージポンプ国民の 立ち上げを一層型め、またその出力電圧を一層高 くするものである。

(d)上紀第2項の手段における数娩 庭路は、整 競子がMOSトランジスタにより構成され、ス 別のSトランジスタのドレインを入りの、ソースと 出力とし、 施入力には起来のから電荷を では、ソースには要出力から電荷を では、アースには要出力があるでは、 では、アースには要出力が では、アースには要なが では、アースには要なが では、アースには要なが では、アースには要なが では、アースには要なが では、アースには要なが では、アースには ののののののののののののののののののののののののののののののののののので 大力電圧と知り、アースを ののので、アートを を を を のののので、アートを に、いたののので、 ののので、 ののので、 ののので、 ののので、 ののので、 ののので、 ののので、 のので、 のので、

特別平3-273594 (10)

本手段は磐波用トランジスタの電圧降下を低減させ高い出力電圧を得るものである。

(a) 上記第1項乃至第2項の手段において、メモリセルアレーとワードドライバと間圧変換回路に 足いるMOSトランジスタのしきいば E 3 理似とし、メモリセルアレーのものを最も高く、ワードドライバのものを中間に、電圧変換回路のものを登む低くすることとした4

本手段は低低級能圧においても集積回路として さらに一層の変定化、高速化、低消費電力化を速 取するものである。

さらに、前記(3)の目的を選成するため、本 発明の平滞体装置では、中間電圧に等しい基準型 圧の入力と、河一長荷に対して出力を並列接援す る少なくとも二つの第一および第二のコンプリメ ンタリ・ブッシュブル回路と、基準電話を増報し て出力するブッシュブル電流増幅回路とを保え、 第一のコンプリメンタリ・ブッシュブル回路は、 そのバイアス同路に、よ記券準盤圧の入力と該入 力に付加するパイアス像圧減を侵えて、該ブッシ ュプル回路の分圧用トランジスタのゲートにバイ アス電圧を開加するとともに、数プッシュブル回 筋の分圧回路は上記電流増幅回路の基準電流回路 を形成し、かつ核電波増幅回路の出力端を上記第 このコンプリメンタリ・ブッシュブル回路のバイ アス回路に接続することを観賞とする。

すなわち、中間電圧に等しい基準基圧の発生部をコンプリメンタリ・ブッシュブル回路のバイアス回路から分けで設立に設けるとともに、少な路ともこつのコンプリメンタリ・ブッシュブル回路に登却で並列に負荷を観動するするようにし、出力電圧と入力電圧の選を一つのブッシュブル回路を発むを増減を出し、かつ、その電流にほぼ比例する時間を設てもう一方のブッシュブル回路を発動するものである。

ここで上記第一および第二のコンプリメンタリ ・プッシュプル回路のバイアス電圧は、旅電圧を 印刷する紙プッシュプル回路のトランジスタのゲ ートしまい値最圧にほぼ等しくすることが好まし い。このことは定常状態においてこれらのトラン

ジスタを流れる関係を低い値に抑えるものである。 あるいは上記電流増額回路をカレントミラー選 のブッシュブル増幅回路によることにすれば、簡 単な回路構成で高い駆動能力がばらつきが少なく 移転にえられる。

またあるいは、よ記第一および第二のコンプリメンタリ・ブッシュブル国路を電界効果トランジスタにより構成することが扱い電源発圧で動作させられるので好ましい。

前記(3)の目的をさらに効果的に遺成するための本発明の半導体設置では、中間電圧に等しい基準電圧の入力と、同一免疫に対して出力を並列を放する少なくとも二つの第一および外ニのコンプリメンタリーブッシュブル回路とを確定して出力するフッシュブル程所増幅回路とを確え、第一のコンプリメンタリーブッシュブル回路は、そのバイアス四路に、上記該準備圧の入力と数入力に行加するバイフス電圧数を借えるとともに、数プッセ電ブル回路の分距回路は上記電流増幅回路のを準度

流回路を形成し、かつ該電流増臨 内路の出力機を 上記第二のコンプリメンタリ・ブッシュブル回路 のバイアス四路に接続すること、さらに上記トラ イステート酸動回路は、上記入力の鑑ほよりも低い 近によりも低いときには出力を変配し、別力常にが 近よりも低いときには出力を変配し、別力常にが 第二の判定電圧よりも高いときには出力を放配す る示数を個えることを純致とする。

すなわち本発明ではトライステート変動回路をコンプリメンタリ・ブッシュブル回路とともに負荷に対して並列に接続してブッシュブル回路による変動能力を報うものである。

特別平3-273594 (11)

ル回點を電界効果トランジスタにより構成することが好ましいことは前述のとうりである。

ここで、上記の入力および出力の意圧を電源電圧の二分の一にすれば、DRAMのような回路への選用上針ましい。

さらに、複数の同種のプロックを少なくともまった。 動作時においては、プロック道沢信号の代表のプロック道沢信号の代表には複数のプロックを動作の表面には複数を選択した。 プロックを負債を関係を登れて、 第2 のようをといる。 第2 のようをといる。 第3 ののをいる。 おいまればはにあるプロックを第二の駆動回路に、 おれぞれ後にあるプロックを第二の駆動回路に、 それぞれ後にあるプロックを第二の駆動回路に、 それぞれ後にあるプロックを第二の取り回路に、 それぞれ後にあるプロックを第二の取り回路に、 それぞれ後にあるプロックを第二の取り回路に、 それぞれ後にあるでは、 それでもない。

このような手段は、大容量のダイナミックメモ リのような集積回路に対して好適である。

そのような場合に、上記プロックはメモリセル アシーを少なくとも含み、かつ上記負荷としては メモリセル 製験 教育 みの 対向 取極 およびメモリセル から 信号 検知 回解に 信号を 伝達する データ 縁の プリチャージ 散圧 供給 静と を少なくとも含むように するのがよい。

ここで上記録動回路を超級電圧の二分の一の電 圧を発生するものとすることがDRAMへの適応 しかましい。

さらに上記離動倒勘として本発明の半導体製置 を用いれば、大容量のLSIに対しても高額度化、 布速化を達成できる。

#### [作用]

(1) については、上記権成により、入出力制制の時を、データ線ビンチの2倍のピンチでレイアウトできるため、従来に比べて、チンプ面積を大きく環大させることなく、最適な入出方回路構成をとることができる。これにより、入出力回路の動作マージンが移取に向上し、低い電圧でも、安定かつ高速に動作させることができる。また、並列に對込み、読み出しを行っても安定に動作するため、高い並列度の並列テストが可能となる。

(2)については、スタティック型のワードドグライバは電響所にはアチャネルトランジスタ・グランド側にはアチャネルトランジ接続さかでいる。このため、ワード整度動物にゲートを受けている。で、0 V)にすれば、電源電圧がしたがウンドレベル(0 V)にすれば、電源電圧がしたが増化ドイン状態になり、その内方電圧がジスタが存にオン状態になり、その内方電圧でのクードドライバは、ドライブトランジスタのでで、1 は、ドライブトランジスタがで、1 に対しても安定に動作する。

したがってワードドライバの電源として上記電 圧変換回転の出力を用いることにより、ワード線 電圧としてデータ線電圧よりメモリセルアレーの スイッチトランジスタのしまい観電圧分以上高い 電圧を印加することが可能になり、これにより、 電圧電圧が1 V程度にまで低下してもメモリ動作 を安定にすることが可能になる。

さらに本発明のチャージポンプ国路は、その出 力電圧をプリチャージトランジスタに建造するも ので、これを電圧 敷換図跡に用いることにより、 低い 低級低圧に対しても述い立上りと高い出力電 圧を得ることが可能になる。

また上記手段の第4項の整波回路は、整英用トランジスタのゲート電圧をチャージボンプ到路の 西刀電圧と同期させ、その部分がすなわちトランジスタのドレイン電圧が出主まれたインでなどのないである。 ゲート階圧をそれよりしまい信電症分以上高くし、 しゃセレベルのときは両者同レベルにするもので、 これにより整練用トランジスタの電圧降下を近数させ、最初の逆波を防ぐことが可能になる。

トランジスタのしきい域程配を伝電圧化すると一般にトランジスタの影動能力が増加する。したがって上記手段の第5項のように、規模のあまり大きくない間空変数回解にはこのようなトランジスタを用いると効果がある。しかし鉄速するように、カードドライバのように多量のトランジスタを用いるようなものの場合は逆に、トランジスタのオン状態で疲れる綱礼電波が無視できなくなる。ま

特開平3-273594 (12)

たメモリセルアレーのトラングスタを低しきい値 程圧化すると検述のようにリフレッシュ問題を短くすることから海曼電力の増加を招くことになり。 したがって、これには感謝より高いものを用いる のが好ましい。

すなわち上記手段の第5例は、低電弧電圧においても無視記載を一度安定化し、高速化し、低消 表電力化するよう作用するものである。

(3) については、中間配圧に等しい基準属圧の発生部をコンプリメンタリ・ブッシュブル函数のバイアス回路から分けることにより、バイアス回路とは強立して健正を設定することができ、中間電圧の出力を英様度化することが可能になる。

また、入力と出力の電圧色を上記集一のコンプリメンタリ・ブッシュブル回路のトランジスタを 分して電流に変換し、その電流に比例する増幅を 流で第二のコンプリメンタリ・ブッシュブル回路 を疑動することにより、入出力間に電圧差がある 関は、ブッシュブル回路の疑點電力を変くして、 英速に負荷容易に対して完放電を行なうことにな

プッシュブルの路を電界効果トランジスタで待成 することにより、電調電圧が低くなっても所要の 動作が穏やすくなる。

さらにトライステート 駆動回路をコンプリメンタリ・ブッシュブル回路とともに負荷に対して並列に接続する上部の手段によれば、入出力間の電空級差が上部の判定程に以上に大きくなった場合には負荷容量を充電または放電することにより電圧放発を判定程圧以内に収集するよう動作し、これによりブッシュブル回路動作を補って過渡時の必答速度をさらに高めるよう作用することになる。

また集積回路の中に複数の問題のプロックを含 み、その一部を動作させる場合に、動作状態の ロックのみを食物として類似するよう切り換える 本税明の手段によれば、大容量のDRAMのよう 本税明の手段によれば、大容量のDRAMのよう な場合にもその一部の負荷を実質的に通うことに なるため大きな過渡れますことならに答 な可能になる。そのうえ、この駆動価格に必要的 に高精度高速応答性を得ることが可能になる。 る。またその鮮の充電と放配の船動能力を輸える ことができ、したがって毎電圧でも、高速かつ安 定に動作する電圧供給回数(電圧フォロワ)を提 訳することが可能になる。

さらに上記のようにコンプリメンタリ・ブッシュブル回路のパイアス電圧を電圧印加トランジスタのしきい値電圧にほぼ等しくして被ブッシュブル回路の電流を低い値に抑えれば、これにより手導体製置の定答時程力を小さくしながら。 出力電圧の変動時には高い銀動能力を得るようにすることが可能になる。

また電流増報図路にカレントミラー型の増報回路を用いれば、簡単な回路構成で電流増幅が可能になるだけでなく、 別一の特性を要するミラー限期相互のトランジスタに同機の青子を用いることにより、高い額動能力をぼらつき少なく容易に得ることが可能になる。

電界効果トランジスタは不純色濃定を制御する ことによってゲートしきい領域圧を下げることが できるので、第一および第二のコンプリメンタリ・

### (漢施朗)

以下英値例により本発明を具体的に説明する。なお、以下の説明では、本発明をダイナミックメモリ(DRAM)に適用した例について説明するが、これ以外の、例えば、スタテイツクメモリ(ROM)についても同様に適用できる。また、MIS型の下BT米子を用いたメモリ以外にも、パイポーラ森子を形いたメモリ、パイポーラ菜子とMISーアETとを組み合わせた、いわゆる
BiCMOS型のメモリ、さらには、シリコン以外の半導体材料を用いたメモリについても。関係に適用することができる。

幣1回は本税明のメモリ組絡の一実施研である。 第1個中、純人は1つのMIS-FETと1つの 潜板容蓋からなるメモリセルを二次元的に複数値 配列したメモリセルアレー、CKTO、CKT1 はメモリセル個号を検知したり、酸出し純または 番込み練を通して、メモリ外部と情報をやりとり するための人出力制御回路、DOとDO、D1と

#### 特開平3-273594(13)

DIはメモリセルと上記入出力制御自路の関で信 号の伝送を行うためのデータ線対、WDはメモリ セルアレーのうちの行アドレスを錯定して1本の ワード幕に収動信号を与えるためのワード核収数 配絡、WO~Wmはワード輪、Y Dはメモリセル アレーのうちの列アドレスを役定するための? (列) デコーダ、YOlは列選択信号線。をそれ ぞれ表している。また、入出方制御回路の中で、 SAO、SA1はデータ雑上の微小な信号進圧を 検知するための検知回覧(センスアンプ). CSNOŁCSPO, CSNIŁCSPIH. ? れぞれ検知回路SAO、SA1の鰹勤信号線、 CDのあるいはCD1は幾如屈路の雑動信号発生 図路、PRO, PR1は、非動作状態において、 データ線対を粗格するとともにセンスアンプの勘 作に都合の良い量圧に設定するためのプリテヤー ジ国路、RCOあるいはRGIはデータ線対に現 れた信号(電圧差)をメモリアシー外部に読みだ すための読みだらゲート、T1~T4は読みだし

ゲートを構成するNチャネルはIS-FET、 WG0あるいはTG1は外部の情報に従つてデー タ株を疑動する異色込みゲート、 T5~T8は1 つの書き込みゲートを構成するNチヤネルMIS - FET, ROO, ROO, ROI, ROJは納み だし終、WIO,WIO,WII,WIIは書き込 AM. RCSO, RCSO, RCS1, RCS1 tt 融みだし割蜘蛛、WRO,WRO,WR1, WR1 は豊込み創御線、をそれぞれ示している。また、 SWRO、SWRIは助みだし味から共通の読み だし続CRO、CROへ接続するためのスイツチ 脳路、5WWO、3WW1は各き込み線と共通の 者自込み級CW!, CWIを決続するためのスイ ツチ囲路、3800、38L1は左右いずれかの スインチを選択する語号。人はPはCRO、 CROへ現れた信号を検知増援するためのセンス 増幅器、DOBは出力パツファ、DIBは入力パ ツファである。 本実施供では、入出力制御函数 CKTO,CKT1セデータ線対弧にメモリセル アレーの左右に交互に配置しており、かつ入山方

調御回魁内の『/〇種を読みだし載(R〇籐)と 書き込み線(W『鰻)に分離している。以下これ らの具体的な構成と効果を説明する。

郎!因(も)には彼みだしゲートおよび書き込 みゲート翻路の平面レイアウト題を示す。一般的 には、メモリの画集積化が遊むとともに入出力態 第四路Ciをデータ線ピツチでレイアウトするこ とが困難になつてくる。しかし本典庭例のように 入出方制御団略をメモリセルアレーの左右に交互 に配置することで入出力制御回路のレイアウトビ ツテはデータ繋対ピツチの2倍、すなわち、2 dy にできるのでチンプ国務を大きく増大させること 無しにレイアウトが可能になる。高条数メモリに おいては、たとえばアイ・イー・イー・イー,ジ ヤーナル・オブ・ソリツド・ステート・サーキツ シ, 23(1988年)第1113貫から1119 頁 (IREE, Journal of Solid-State Circults, vol. 23, % 5,0ctober 1988, pp 1 1 1 3 ~1118)に遊べられているように、隣接する データ報酬の容量結合により借号対離会比が著し

く低下するという問題がある。メモリセルアシー 部分の容量結合維音はデータ幕をメモリセルアレ ーの途中で交換する等の方法により低減できるこ とは知られているが、入出力制御回路部において は隣接データ原題の結合容量が場所により不均一 であるため雑音を低減することが十分に行えなか つた。水実施例では入出力制御風路のデータ線対 間にシールド息の配線を配することにより、従来 に此べて苦しく線閉野最結合報告を低減すること ができる。以下、これについて説明する。第1回 (b) に示すような入出力制御函絡部のレイアウ トにおいて、データ終対間にデータ終と同時に急 成される他の信号記載を配置している。ここでは、 例えば、放みだしゲートRGi部でデータ線と直 行して慰慕された彼みだし様RO、RO及び彼み だし緋御峡RCS, $\overline{RCS}$ はスルーホールを造し てデータ終と同時に形成される配線材に接続され. データ味と平行に配置される。このようにするこ とで、データ森と隣接データ韓国の寄生籍量を低 彼することができ、謎みだし動作に伴う経済を最

### 特開平3-273594 (14)

低階に釣え、安定な動作を期ずことができる。 次に、競出しスイッチSWRO、構込みスイッチSWWO、センス増幅服務AMOの具体的な線 成を範別する。

第1個(c)は読出しスイッチを収入i(i= 0、1)の構成例である。この目路は、複数の説 出し鱗ROi、ROiの内の1つを共通既出し林 CRO、 CROに盛択的に接続するとともに、過 択されたメモリプロックの統出し制御軽 RCSi、RCSIの電圧を制御して、統出し級 に信号を取り出すようにしている。段回において、 T10~T17住N手+木ルMISFET. 1NV100はインパータ、NAND1ほ入力が 共に高レベルの組合せのときのみ低レベルを出力 する2人力の反転論理機回路、をそれぞれ示して いる。メモリブロックが選択されて選択信号 SELiが高レベル、かつメモリが缺患し状態に あって書込み供券甲目が商シベルになると、 MISPET T10~T13が増通、T14~ T 1 ?が非導通となる。したがって、級出し線

ROi、ROiはそれぞれ共通線出し軸CRO、CROに登録されるとともに、独出し制料線RCSi、RCSiは接地される。これにより、例えば第1回(a)において列遊択信号YOIが高レベルになると、T3およびT4が整通し、データ線対DO,DOの競圧差に応じて統結し縁ROO、ROOが合設出し制御線RCSO、RCSOに送れる電流の差として信号が得られる。ここで、挑出し制御線RCSO、RCSOは、洗出し制作だけを考えると、必ずしも分類する必該はないが、後述するように並列テストを行なう場合には、分離が不可欠である。

メモリブロックが非適択となり、選択信号 SELiが低レベル、またはメモリが書込み状態 にあって書込み信号WBが低レベルになると、 MISPET T10~T13が非導通、T)4 ~T17が導通となる。したがって、競出し線 RO1、ROiおよび統出し刻御線RCS1、 RCS1は同一の電圧(ここでは中間電圧分とし

に複雑される。これにより、例えば第1国(a)において列道択値与Y01が高レベルになってT3およびT4が単近しても、輸出し鉄ROi、ROSiに電流が流れることがないため、例えば第4国において流べるように、1本の列連択針号線で複数のメモリブロック(選択ブロックと非透択ブロックを含む)の例アドレスを選択するような組合に都合がよい。

第1回(d)は客込みスイッチSWWi(j = 0、1)の場取例である。この回路は、投数のお込み級別1i、Wliの内の1つを充通告込み続CWI、CWIに進設的に接続するとともに、選択されたメモリブロックの部込み制御線WRiを高レベルにして、審込みを行なうようにしている。即関において、T20、T23~T26はNチャネルMISPET、INV101~INV103はインバータ、NAND2は2入力の反釈論理機関的、をそれぞれ示している。メモリブロックが

選択されて選択信号SPLiが高レベル、かつメモリが普込み状態にあって書込み信号WEが高レベルになると、MISFET T20~T23が選通、T24~T25が非課道となる。したがって、署込み線WIi、WIiはそれぞれ共通書込み線CWi、CWiに接触されるとともに、審込みが抑めWRiには高レベルが出力される。これにより、例えば第1回(。)において判透択信号YOIが飛レベルになると、T5およびT6が準温し、データ線対D0、D0は器込み線WI0、

WICに接続され、殺込み終上の客込み問題はデータ終に書き込まれる。

メモリブロックが非選択となり、選択信号 SELiが低レベル、またはメモリが競出し状態 にあって各込み信号WEが低レベルになると、 MISFET T20~T23が非海通。T24 ~T26が構通となる。したがって、登込み級 Wli. Wliは同一の電圧(ここでは中間電圧 HVL)に接続されるとともに、書込み動物級

#### 特開平3-273594 (15)

WR(は飲レベルになる。これにより、例えば第 1個(a)において列連択個母YOLが高レベル になって丁5およびTGが感通しでも、データ様 と書込み線とは構造しないため、例えば集を倒に おいて述べるように、1本の列連択信号級で複数 のメモリブロック(選択ブロックと非過択ブロッ クを含む)の列フドレスを選択するような場合に 能会がよい。

次に、第1回(e)は共通級のL級CRO、CROに被みだされた信号を増幅するためのセンス増幅関係の構設を示している。同四において、amplは共通統はし級CRO、CROを入力、d1、d1を出力とする第一のセンス増幅回路、amplはd2、d2を入力、d3を比力とする第三のセンス増幅回路、amplはd2、d2を入力、d3、d3を比力とする第三のセンス増幅回路、T42、T43は第三のセンス増幅回路に砂照化するためのMJSPETである。第一のセンス機幅同路amplは同じに設置して表しての電流電圧変換回路で構成される。電流電の2つの低流電圧変換回路で構成される。電流電

正変類同時は影動物解同路DA1、ドチャネルMISFET T30、NチャネルMISFET T31とからなる。また、第二のセンス増解回路 amp 2は同じ情級の2つの登動用級回路DA3、DA4で情級される。第三のセンス増収回路 a in p 3 は 2 つの反転換場和回路MOR1、NGR2、2つのインバータINV105、INV106で構成される。

次に、本典施制の動作を第18(?)および(e)の動作技形を用いて説明する。なお、ここでは、データ繰りの。DOに放出された情報を設したり、外部からの情報をDO。DOに存む込む場合の例について説明するが、同様の動作はメモリアレー内の全てのメモリセルに対して選択的に行なうことができるのは自明である。また、ここでは動作電圧が)。5 Vの場合について説明していなが、これに融合す他の数圧で動作をせても、本免明は同様に適用でき、かつ関様の物象を得ることができる。

まずはじめに認出し動作を買1酉(1)により

説明する。プリテヤージ回路銀PROの制御信号 PCが時間もOで立ち下がり、データ終への予修 充電動作が終了する。続いて進択されたワード線 WO がし1 で立上り、メモリセルからデータ線 DO、DOに彼号が設みだされる。次に、t3 にセンスアンプ駆動信号CSPを中間電位から Highレベルへ。CSNも中間危位からLow レベル にし、センスアンプSAOを配動する。これによ り、データ級に放みだされた信号がセンスアンプ によりfligh、Low に増幅される。ここで、本実施 例では、データ線は跳みだしゲートRGO 中の トランジスタエ1,T2のゲートに袋銃され、ト ランジスタT3.T4を通して、読出し袋ROO。 ROOへ接続してある。選択された天出力回路 CKT0 の抗出し創御線RCS0, RCSU は も1においてLow に駆動される。この種成により データ線と組出し線は分離されるため、データ終 がlligh, Low レベルに確定する前の短報途中にお いて、ここではtB において、列連択借分譲 YOlを入力してもデータ県の情報を破機するこ

とがない。したがって、データ騒の情報を破壊す ること無しに統出し線へ伝達することができるの で、彼みだし動作の強速化が囲れる。なお、従来 に比べて高迭化できる瑶の、および効果について は後で詳しく述べる。ここで、銃出し築および兵 通航出し線の信号電圧、すなわちROGとROG およびCROとCROの程圧差は約20mV程度、 ガーのセンス増加自路の出力信号 損帳 (11)と 31の電圧器)は約200mV程度、第二のセン ス増幅回路の出力信号振幅(82と32の電圧差) は1十1、5V租屋である。すなわち、第一のセ ンス増幅回路の電圧増幅率は約10段度。第二の センス増幅回路の低圧増幅率は約5~7程度であ る。 利三のセンス増幅回路の数圧増頻率は1~2 程度である。但し、倂三のセンス増解回路には出 **光頻報を配位する機能。いわゆるラッテ機能があ** る。すなわち、入力の借与も増順した彼に入力を ともに10wにすることにより、次の入力が入る までは先の入力に応じた出力が保持される。これ により、第一から路三の地質回路の全てを常に動

特間平3-273594 (16)

作状態にする必要がなく、出力された後には、第 一あるいは第二あるいはその両方の増幅回路を非 動作状態として、消費電力を拡減することができ る。

つぎに、設出し動作に扱いて費き込み動作を行なう場合の例を第1億(g)を用いて説明する。 顔図において、最初の統出し動作は第1畷〔f)

第2類(c)は従来のセンス増模回路と、本発明 によるセンス増幅回路の動作被形を儀式的に示し たものである。従来回路では、メモリセルMCか ら、データ線(DO、DO)に開出された機小信号 は、センスアンプSAOで燐幅された後、列退択 低号YOIで紡御されるMISFET T50. <u>下51をオンにして、設定し味(100, 100</u>) に伝えられていた。世来祖銘には、高迭化を妨げ る2つの問題がある。1つは、センスアンプやチ 分に増加された後、MISPETをオンにする必 聖があることである。そうしないと、データ様 (CD約0. SpF) と説出し報(CR約8pP) に、数10倍の容量差があるため、大きな電荷が 放出し載から流れ込んで、せっかく増幅しかけた 情報が脱機されてしまうためである。もう1つは、 庭動協力の小さなセンスアンプで、大きな餐生祭 量の読出し線を200m Vという大きな電圧まで 増幅する必要があることである。これは、次段の 第二のセンス増幅四路の信号検出値度のためであ δ.

と何じである。 t g においてW E が h i g h になると 列退択信号級 Y O 1 が High の ままで、RCO の か 何 信号線 R C S O が け V L (O . 75 V)、 哲 E 込みゲート W G O の 例 復 信号線 W R O が High になる。 これとともに 書き込み 用の入出 の 線 W I O に 書き込み グート W G C 内の トランジ スタ T 5、T 7、 および T 8、 T 8 を 通 し て データ 雑 D O 。 下 O ヘ データ が 数 e 込まれる。

以上の例に示したように、書き込み動作と読みだし動作で1ノ〇級とデータ展制の伝達インピーダンスを変化させる一手段として、被みだし動作であることで、限みだし動作マージンと書き込み動作マージンをおのおの倒別にないときることができるので、低電圧動作においても動作の高速化及び安定化を図ることができる。

次に、本実施例で用いたセンス増級回路の均果 を第2回により説明する。第2回(≤)は延来の センス増級回路。(b)は本発明によるセンス増 毎個年の構成を模式的に示したものである。また

第2因(d)は、延来のセンス増額回路と木登明によるセンス増級回路の動作速度を計算後とミュレーション結果をもとに比較したものである。ここでセンス時間とは、センスフンプを起動するための信号でSN. CSPが投入されてから、「

#### 

ノの級に200mVの信号電圧が得られるまで (健衆の場合)の選延時間、あるいは第一のセン 入時報回路の出力に200mVの出力が得られる まで(本発明の場合)の遅延時間で定載している。 本発明の回路により、1,5 Vで健康に比べて 20mm高速化されることから、本発明が低電圧 でかつ高速に動作することが引きれた。

以上述べたように本実施例では、入出力制御個界をメモリセルアレーの左右に交互に配置し、かつ競みだし用と書き込み用の入出力線を分離することで、低電圧動作においても動作の高速化との変化を図ることができる。さらには、銃器を電視の間を破し、かつ設出し軽銀動用の低質機回路で構成し、かつ設出し軽銀動用の低質機可及できるためのMISFETを相続の概定することにより、1~2 V 基度の低い電響電圧をも高速に動作するセンス増幅回角を提供することができる。

男3回はさらに動作の安定化を図るための実施

剣である。前に述べたように、入出力制御函路部 ではデータ終間の寄生容量を低級することができ た。ここではメモリセルアシー部においてデータ 終節の衛生容量のバランスをとることによりさら に動作の安定化を図つている。すなわちデータ般 を一般対ごとにメモリセルアレーの中央部にお いて交走させる。Dl, Dlとデータ線DC間の 寄生容量はそれぞれCcQlr、CcOlsである が、CcOlitCcOlit-戦するのでDl. DIとデータ級DO関の容生容量は等しくでき る。同様にD1、DIとデータ線D2 間の哲生 移量も等しくできるので、対となるデータ級同忠 で脳接データ製との窓生容量のバランスをとるこ とができる。したがつて、メモリセルアレー内に おいてもさらに読みだし動作の安定化を図ること ができる。

第4個は複数のメモリセルアレーが存在した場合の実施例であり、ここでは触みだし動作を説明する。入島方制御圏縣CKTijは左右のメモリセルアレーで鉄用し、CKTijと各メモリセル

アレーの間にはTBO~T63 で示すスインチ トランジスタが接枝され、それらのゲートにはメ モリセルアレーの選択信号であるSHR3Jが入 力される。SWR主は読みだし線ROと複数の Rの線で共用する共通膀出し線にROへ接続する スインチであり、このスインチへもメモリセルア レーの選択信号SFR13が入力される。 SHRiすはあらかじめdighにセツトされており、 たとえばメモリセルアシーMA2 が選択される E. SHRIR, SHRSLOAELOV KTS. 2 こで、列遊択信号YO1が遊択されたとするとデ ータ様 D 1 . D 1 . および D 0 . D 0 へ放みだ された信号は入出力制御回路 CKT12, CKT23を通してRO12, RO12, RO23、RO23へ飲みだされる。これらは、 さらにスイツチSWR1,SWR2を通して、 成語の!/O株CROO、CROO、CROI。 CRO1へ誘みだされる。このように、複数のメ モリセルアレーが存在した場合にも、入出力制御 個盤をメモリセルアレーのたちに交互配覆したお

のメモリセルアレーで共用することはチツブ面積 を大きく増加させることなく、これまで述べてき た物性の改智が実現できる。

据5回(a)は本発明を用いた政府テストの実 遊倒である。並対テストは列選択信号を同時に従 数進択(多重選択)することによつて行う。すな わち、並列デスト時にはテスト間牙でESTによ り、別遇択信号を多重に選択する。これにより、 納みだし動作では、多葉度に応じてデータ駅の度 みだし供号が読みだし線に関形に読みだされる。 同時に謂みだされたデータ終の情報がすべて一致 していれば、読みだし様ROとROは一方が読み だし情報に応じて"likkh"の常圧レベル、強方が \*Lov \* の低圧レベルになる。もし1つでも終情 投が始みだされたとするとROとRO共に"Lov " の恒圧レベルになる。一方、歯さ込み動作では、 書き込み用の人出为線から退択された書き込みが ートに接触されたデータ線に書き込まれる。ここ で、本発明では此列テストの場合にも新たにテス ト用のI/O隷を設けること無しに並列テストが

## 特限平3-273594 (18)

行文、通常のテストと同様にデータ扱からAMP へ緒程が伝えられる。また、 購みだし用の併号級 と書き込み用の信号献を分離しているので、前述 したように読みだし動作と書き込み動作で各々回 別に動作マージンを設定でき、多重度を増やす上 での制限は無くなり、高度の並列統出し/普込み が可能になる。両額で、競みだしゲートRGの脚 動信号RCSは対視とし、読みだし動作において 缺俎し様Rの。 ROへ接続されるRC5を分離し ている。これは多重度を増やしたときにもしつの - 誤説みだしを塑削するために有効な手段である。 ・多度炭を増やすとROからRCSへ終れる保液を 塩やす必要がある。一方RCSからGNDへ流れ る電流は配出し級の配線抵抗によりある一定で施 和する。いいかえれば、RCSの危位が上昇する。 そのためRCSを分階しないと誤読みだしがあつ た側の(/〇様の間号電光は多里度の上昇と共に 低下し検出が困難になる。RCSを分離すること により誤読みだしを行つた餌のRCSの電位はよ 昇せずROからRCSへ読れる鬼流のみを熱出す

述べたように、本発明は高度な並列テストを可能にするのでテスト時期の大幅な短線を実現できる。 第5回(6)は多数度を決定する具体的趣能の 実施例である。列デコーダドロへは通常 Y O から Y n - 1 が入力される。 Y n - 1 は例方向を 2 分 割し、 Y n - 2 は 2 らに それぞれを 2 分割し、以 下断様である。 Y C は列西収信号ごとに"O"(Loe)

ればよいのでより精度の高い検出ができる。以上

第5日 (c) は多重度をもにした実施的である。  $Y_{n-1} \ge Y_{n-2}$  のNANDゲート出力を TESTEともにNANDゲートに入力し、それ らの出方をAYn-2 0 から3とし、それら

を残チコーダに入力すれば多型寝をりにできる。 以上、第5回(b)および(c)に示した突腕剣 をもとに兼列テスト時は列デコーダを多難に選択 でき、通常のテスト時にはテスト信号で立ちてを Lov にすることによって L本の列級択债券を選択 できる。 第5回(d) は並列テストを実現する ためのセンス増幅網絡の実施例である。並列テス ト時のテスト越来を出力する方法について貿優に より説明する。通常の設出し動作に厳しては、 amp2丁を構成する2つの差動増幅回路DA4. DASの反転および非反転入力には、電流電圧変 数後の出力をそのまま入力し、それらの出力を amp3に入力する。並列テスト時には2つの差 動増幅函略DA4,DA5の非反転入力には基準 低圧としてVarを入力する。並ガテストにおいて、 多重に遊択されたデータ兼に1つでも抵荷報が含 まれている場合は、RO、ROにはともに最減が **迫れる。したがつて、第一のセンス増収回路** amplの甄弦電圧変換出力も1, dlは共に低 いレベルになる。一方、基準電圧VRTを電流電圧

並換出力の話レベルと低レベルの間の程圧に数定 しておく。こうすれば、1つでも紙筒報が含まれ ている婚合は、2つの意動増頻四期DA4, りA5の出力には高レベルが出力される。すな わち、と2、「2共に進シベルの場合には値列に 設出した情報が抵請報を含んでいると判定でき る訳でゐる。並列テスト時には下PSTをLow に することによってこれらの出力を判定四路TEI に取り込む。TEJは82、日2の出力電圧にむ じてERRにHighまたはLov を出力する。すなわ ち、並列テストの結果がすべて託しければ、 ERRはLov を出力し、1つでもまちがつていれ ばIllahを出力する。このようにして多単度をあげ た越列テスト結果の判別も本発明による入出力限 **脳方式ならびにセンス増幅回路を用いて行うこと** ができる。

第5回(a)は並列テストに思いる基準電圧Ver喪生回路の実施例である。同園においても前に 遊べた電流・電圧変換四路を用いており、並列テスト時には並列テスト結合TESTEHighにする

新聞平3-273594 (19)

ことでVarを発生している。この回路においては、 電流電圧変換回路の入力に信号電流の約半分に根 当する基準電流を与えている。これにより両方の R O 線に信号電流が流れると、変換後の電圧はV ntより小さくなる。また、並列テストの結果が正 しければ一方の変貌後の電圧はVarよりも大きく なる。したがつて、変数後の電圧をVarと比較す ることにより、テスト結果の判別が可能になる。

第5図(f)は書き込みスインチSWWの具体的突進例である。WEは書き込み信号である。本決連例は第4図に基づいて複数のメモリセルアレーが存在した場合であり、5WWのお倒のメモリセルアレーが動作すると仮定する(SELRが ligh、SELLがLov)。並列テスト時はTESTがLov である。読みだし動作時はWEがLov であり回路WSTによりWI。WIを同程位にしておく、書き込み動作が開始されると、WEがilighになる。GRK入力する信号は触みだし動作においてはすべてlighになるので、WERはLov に、一方のWELはlighになる。したがつて、書き込

み制物信号WRはHighになるとともに、NチャネルMISFET T77, T78およびPチャネルMISFET T75, T7GをとおしてCWI,CWIかちWI, WIヘデータが書き込まれる。

ば、情報"1"の電圧レベルのみを任度に設定できる。さらに、情報"1"の常圧レベルを一対おきに要えて設定することもできる。したがつて、データ級場の結合報音をテストする時のように、一対おきに、情報が反駆するをりぎりの電圧を書き込むことができ、マージンテストを行いたいませらに有効である。また、メモリセルの情報優特もとのテスト時間の短縮も図れるなどの効果もある。

第7回および第8回に、本発明によるワード腰動回路の1 突崩調を示す。本実適例の粉散は、健 宗のダイナミック型のワードドライバに変えて QD1、QD2、QP、QTからなるスタティック型のワードドライバを用いたことである。また その数額として常に、データ線電圧 VLより 以及 サセルのスイッチドランジスタQSのVT分以 あい電圧を発生する電圧変換例の動作を説明する。 まず、アドレス信号 A i により メデコーダ X D が選択されるとその出力 N 1 が L o w レベルにな る。そうするとトランジスタQTを遊してN2の ノードの他初が引き抜かれ N2 も L o ャレベルと なる。そうするとトランジスタQD1がオンしつ ード展出をVCHのレベルにまで立ち上げる。 VCHのレベルは VL+VT (QS) 以上である からメモリセルCSには最大VLの電圧が書き込 まれる。

吹に、プリチャージサイクルでは、まず ♥ P が し。wレベルとなりこれによりQ P がオンレノー ドN 2 を V C Hにする。そうすると、Q D 1 がオ フしQ D 2 がオンするからワード網 W は L o wレ ベルとなりメモリセルには世荷が保持される。

以上のように、本実施例ではドライブトランジ スタのゲート電圧がLowレベルで動作するので 電源電圧が低くなってもワードドライバとして安 まに動作する。

第11回は、第7個のワード緑州電圧収換回路 VCHGの具体的実施例を示している。 また第 12間はその回路の起動時の内部被形と入力タイ ミングを示している。 本実施例の特徴は、低電波

## 特開平3-273594 (20)

電圧でも迷い立上りと高い出力整定を得るため、 チャージボンブ回路において、その出力電圧をブ リチャージトケンジスタ(酢11間のQB)に帰 進していることである。以下動作を説明する。

まず、入力パルスを、すがそれぞれらえまれ、 Lowの場合を考える。この時ノードBの電圧は VLからQCを通して充意されるためVLーVT となる。一方ノード人はコンデンサC人、CDに 普えられていた電荷とすの根隔で決まる値となる。 本鉄施例では、この電圧を

V L と 概定している。 次に、 e、 e の 電圧が入れ 替わるとノード B は C B により昇圧され V L - V T + a V L となる。 ここで、 a は C B とノー ド B の 全容量の比である。 このときノード A の 電 症は B の電圧から Q A の V T だけ下がった電圧 り L - 2 V T + a V L となる。

次に、再びす、すの電圧が入れ替わるとノード Aは再び昇圧される。もし、このときそれがVL よりまだけ高いと、ノードBの電圧はQCにより VL-VTにプリチャージをれているから、QB

ージ電圧を高くし低電源電圧でも高い出力電圧を 得ることができることである。例えば、V L = 0.8 (V). V T = 0.5 (V) とすれば、所 環がない場合つまり Q B がない場合、ノード 5 の 電圧は低大1.1 V (a = 1 のとき、2 V L ーV T) までしか上がらずその結果ノード A は 1.4 V (3 V L - 2 V T). V C H は 0.9 V (3 V L - 3 V T) となる。それにたいして Q B がある場合は、それぞれ1.6 V (2 V L). 1.6 V (2 V L).1.1 V (2 V L - V T) といずれも前者より高くなる。

郡17 関は、焼産用トランジスタQ1 がある最低 (本売明) と、ない場合(従来方式)との昇圧 电を計算機シミュレーションにより比較した結果である。ここで、実験はトランジスタのしきい気能 医圧が振性のもの、破験はそれが低いがあるを記している。この関から、従来方式ではいずれも起している。この関から、従来方式でしているのに対策に依が1~1、5 V で急激に依下しているのに対し、本党明では O、8 V まで一定であり、任電版 ほでも安定に制作することがわかる。なお、こ

がオンレノードBの電圧をさらに5だけ上げる。 姓って、次のサイクルでノードBはさらに高く異 圧され、ノードAの電圧もさらに高くなる。以上 のことを練返しながらノードAの電圧は上昇し、 最終的にはVLと2VDLの間を往復するように なる。

この出力に、2で示す軽微函数すなわちダイオード接続したMOSトランジスタQDを接続し、さらにその出力に年齢コンデンサCDをいれると、 界圧された直旋電圧VCHとなる。この出力電圧は、無負荷状態で2VL-VTとなる。

ここで、QAとCAを接続した回路を二つに分け、それぞれの回路の出力点、すなわちQAと CAとの接続点の一方を整波回路2に、もう一方 をQBのゲートに接続すればQBのゲートは負荷 回路と分離されるので、ゲート電圧は負荷飼料に 気流が流れないぶん高くなりさらに速くノードル の電圧を立ち上げることができる。

本回路の特徴は、先に述べたように出力報圧を プリチャージ函数に帰還することによりプリチャ

こで製缶回絡ではトランジスタのもきい値覚定に よる電圧性下はないものとした。

第13 圏および祭14 団に示す疾施例は、そらに高い出力電圧を得るための回銘である。本実施的の特徴は、難返用トランジスタでの暫に降下を拡減させるためそのゲート毎日をチャージボンプ団路の出力電圧と同節させて、出方が月19 トレベル(2 VL)のときはそれよりで丁以上高く、Lawレベル(VL)のときはVLとしたことである。

第13個においてCPとQDは前途のチャージボンプ回路と整流回路である。また、Q1~ Q19、C1~C4が追加した楽子で、Q1・C1~C3が選加トランジスタ、Q2~Q10、C1~C3がQ1のゲート電圧を制御する四路、Q11~ Q13、Q15~Q18、C4がゲート昇圧の立コンデンサC3の充電回路、Q18がVCEの立コンデンサC3の充電回路、Q18がVVCEの立たののプリデャージ・ランジスを開める。また、PA、PAはチャージボンプ回路のよりB、PBはゲート電圧制御回路の制御信号であ

#### 特開平3-273594 (21)

る。以下に動作を説明する。

1は、先に述べたチャージポンプでPA、PAが交互に刊ish、LowとなることによってノードAの概任は昇圧されVLとBVL(β≒2)の間を往渡するようになる。このとを、PA、PAは第B隣に示すように刊ishの期間がお互いに重複しないようにする。これは、第5回で上記PAに相当するがOVに下がりきらずに、ノードBの電圧がまだVL+VT以上になっているとをに、上記PAに相当するやが立上りノードAの電圧が上昇するとQAはオン状態であるからである。

次に、整流回路であるがPA、PBがLow.

PA、PBがHighのときQ4のゲートはC1
によりVL+VT以上に昇圧されているからQ1
のゲートGの電圧はVLに等しくなっている。このときノードAはVLだからVCHからノードA
への遊沈はない。また、Q11のゲートは、
Q13、Q18によりC4をVCH(2VL)

なお、この実施例ではPBはPAより先に Lowレベルとなるようになっているが、これは Qlのゲート電圧が変だVL+VT以上のときに PAがLowになりノード人の電圧がVLとなり 出力からノードAに電荷が逆流するのを助ぐため である。また、Q4、Q7のソースのようにゲート 計算回路の最低電位をVLとしているのは、トランジスタの電磁側の電位無を小さくするためで ある。これにより電格側の電位無は2VL以下と なり他の部分と同じ機細トランジスタが使用可能 となる。

以上が無13 関に示した実施例の特徴であるが、 四回において、Q7、Q10 を削除し、Q9のゲートをQ4のゲートに接続しても同様な効果が持 られる。同之は、PBがVL、PBが0のときは ノードCがVCH+VL、Q4、Q9のゲートは VLとなるから、Q4はオフ、Q8はオンし、ノードCはVCH+VLとなる。一方、PBが0、 PBがVLのときは、ノードCがVCH(2VL) 、Q4、Q8のゲートは2VLとなるから、Q4 - VTにプリチャージしたのも PA (VL) で身近するので、3 VL - V Tとなる。従って、 V L ≥ 2 V T ならば V C H (2 V L) + V T 以上に昇圧されノードC は V C H となる。このとき、 Q 1 9 のゲート、ソース耐難圧は V C H - V しで V T を越えているからオンレロ B のゲート単位は ノード C と等しくなる。したがって、 Q 8 はオフレノード C からノード G へ 機能が流れることはない、

次に、PA、PBがFish、PA、PBが LowとなるとノードAは2VL、ノードCは VL+VCHとなる。一方、Q7のゲートはC3 によりVL+VT以上に具圧されるからそのソースはVLとなる。すなわちQDのゲートはVLとなるからそのゲート、ソース間電圧はVCHとなるからそのゲート、ソース間電圧はVCHとなりQ3はオンしQ1のゲートはVL+rVCH (Y=1)となる。使って、第11回の実施例のようにVTだけ降下することなく2VLがそのまま出力される。

がオン、Q9がオフし、ノードのはVLとなる。

第15暦、第16國は第14頃のタイミングを 遊生するための団略である。 第15回においてイ ンパータIS一IS、根杭R2、コンデンサ C2. NANDU-FNA2, NORY-F NO 1 はPA、 PAの重複を助ぐための図路、 12、13、R1、C1はPAとPBの立ち下が りの避難時間を決めるための恩斯、「9~113、 NA3はPAとPBの立ち下がり時の遅延をつく る四路である。また、I14~125はパッファ 用のインバータである。これは、殷敷の奇遇さえ 同じなら何段あってもよく、 負荷の大きさに応じ て調整すれば良い。第18回は前記留路の入力パ ルスOSCを発生するための回路例である。この 間以は一般にリングオシシータと呼ばれている。 本際路の特徴は発掘周波数の電頭電圧による姿勢 を抑えるためにR、Cの時定数をインバータの選 延昭団よりも充分大きくなるようにしたことであ

る。このため、トランジスタのVTと電源電圧の

比が1対3以下でインバータの遅低時間の意思電

### - 特閣平3-273594 (22)

圧色存性が大きくても発掘局改数は安定になる。 以上の対策に加えて、影11間、第13回の実 旅劇のトランジスタのVTを低くすることにより さらに低電圧での動作が安定になる。これは、低 VT化によりトランジスタの配動能力が増加する ためである。低VT化によりサブスレッショルド 電達も増加するが、電圧変換回路の素子数は高々 数10個程度なのでチップ金体で見るとほとんど 無視できる。一方、 ウードドライバ。メモリセル も低VT化により軽動能力が増加するが、前者は Mピット級のDRAMで!0°~10°個も使用す るためトランジスタのオフ状態で流れる調れ電波 が無极できなくなる。また、後者では最前の係務 時間が強くなりリフレッシュの間隔を慰くしなけ ればならないという問題が生ずる。これは、最も 消費鑑力の増加につながる。従って、VTは程圧 凝微回路は低く、ワードドライバは衝地、メモリ セルは標準より高く設定するのが最も且いことに なる.

以上のように本実施例によれば整流用トランジ

次に、本税明を中間地区発生回路に適用した実施例を説明する。なお、以下の実施例の説明の中で、高いほうの電源電圧を装す記号としてVCCを用いているが、今まで用いているVLと異なる必要はなく、そのままVLで置き換えてもなんら

差し支えない。また、中間能圧を表す記号として HVCを用いているが、今まで用いているHVL と異なる必要はなく、そのままHVLで置き換え てもなんら差し支えない。第18回は木苑明によ る程法フォロワ団路の構成例である。この四部は、 入力に印加された電圧にはばをしい電圧を出力し. 大きい負荷容量を配動するようにしたものである。 同國(a)で1は第一のコンプリメンタリ・ブッ シュブル回路であり、NチャネルMOSトランジ スタTN2とPチャネルMOSトランジスタ TP2、およびパイアス角電圧源VN1、VFL により構成される。2はカシントミラー型のブッ シュブル機幅回転であり、ガレントミラー回路を 成すNチャネルMOSトランジスタはTNIと TN3. PチャネルMOSトランジスタ対了P1 とアド3、とから構成される。3世野二のコンプ リメンタリ・ブッシュブル回路であり、Nテャネ ルMOSトランジスタTN4とPチャネルMOS トランジスタTP4、およびバイアス用電圧原 VN2. VP2により構成される.

この函数の各種トランジスタや電圧原の定数設 定と定常状盤における動作を説明する。他巫婦 VNIとVPIの値は、それぞれトランジスタ TN2とTP2のゲートしまい類電圧にほぼ多し くなるように進んでいる。これにより、どの根な 動作条件下においてもトランジスタエN2と TP2の同方が同時にカットオフすることがない ようにしている。このため、凸カインピーダンス が高くなって、電位が定まらなかったり、負荷条 件によって出力量圧がふらついたりするのを貼ぐ ことができる。電圧脳の値をトランジスタのゲー トしきい他健圧にほぼ等しくすることにより、定 常状態において二つのトランジスタを黄酒して液 れる電視を低い値に抑え、巣稜回路の持機時の電 力を小さくしながら、高い負荷駆動能力を得るよ うにしている。このようなバイアス条件での動作 は一般にAB級動作と称される。さず、TN2と TP2に流れる電流組を、それぞれ1C1、 151とすると、これらの鬼流は、それぞれPチ ャネルMOSトランジスタガTP1とTP3.N

特簡平3-273594 (23)

チャネルMOSトランジスタ対TN1とTN3とからなるカレントミラー国際により、TP3を飲れる電流IC2、TN3を流れる電流ID2に変換される。IC1とIC2の電波比は、トランジスタTP1とTP3のま比に、ID1とID2の電流比(ミラー比)は、トランジスタTN1とTN3のま比に、それぞれほぼ等しくなる。すなわち、

$$M_{P} = \frac{I C 2}{I C 1} = \frac{\beta \tau_{P_{1}}}{\beta \tau_{P_{1}}}$$

$$M_{P} = \frac{I D 2}{I D I} = \frac{\beta \tau_{N_{2}}}{\beta \tau_{N_{2}}}$$

である。この比を1以上の値にすることにより、 電流を増減し、次数の気物(端子 5. 7)の疑期 胞力を高めることができる。本発明では、この比 を1~10程度の鍵に選んでいる。電圧源VN2 とVP2の値は、第一のブッシュブル回路と揮像。 それぞれトランジスタTN4とTP4のゲートし きい値電圧にほぼ等しくなるようにしている。こ れにより、第二のブッシュブル回路もAB級動作 を行なうようにしている。

さて、第一のブッシュブル回路が定常状態すな わち」C 1 = 1 D 1 が成り立っている状態からず れた場合にどうなるかを説明する。出力電圧を定 常状態から強制的に選圧 8 V だけ変えたときの電 波旋は、以下のように表される。

ICI - IBI « - 
$$(\sqrt{2B_{H}I} + \sqrt{2B_{T}I})$$
 x  $\delta V$ 

+  $\frac{(B_{H} - \beta_{P})}{2}$   $\delta V^{T}$ 

ここに、BNとBPはそれぞれトランジスタTN2 とTP2のAを、Iは定常状態において第一のブッシュブル回転に洗れる電流(すなわちim ICL=ID1)をそれぞれ示している。

今、簡単のために、TN2とTF2の特性がほぼそろっており、 $\beta$  m と  $\beta$  o が答しい( $\beta$   $\simeq$   $\beta$  m  $\Rightarrow$   $\beta$  r)と仮定すると、上式は

となる。また、二つのカレントミラー劉路のミラ

一比が無しい (M=M=RM)とすると、

となる。

研えば、K = 5、β = 1 ±A/P<sup>±</sup>、1 = 0.2 μAと すると、出力電圧がO、1 V 紙下したとき(δ V = - 0.1 V)には、IC2 - IO2 = 20 μAとなる。

羅動する場合に比べて、格及に高い変動能力を持たせることができる。また、定常状態のパイアス 電流を十分体い値に抑えても、誤恋を増幅するこ とにより高い駆動電流を得ることができる。また、 この回路は上式からも容易にわかるように、誤差 の方向に対して対称に動作するため、出力の充電 と飲業に対して同じ難動能力を得ることができる。

次に、本国路の電圧フォロウとしての特度について説明する。本個路は、出力を正の数差を前一のプッシュブル回路で検出し、それを増幅したにもついまずがある。したがって、出力を圧増度(入め、大力電圧を1 で決定される。第一のブッシュブル同路の電圧結び、アル路がは第一のブッシュブル同路の電圧を2 で決定される。第一のブッシュブルの路において、定常状態すなわら「Cirlin」とはりなった。次次のようになる。

$$V(DUT)-V(IP) = \frac{\beta_B \times (VB1 - VTN) - (VP) - VTP)}{\beta_B + 1}$$

### 特照平3-273594 (24)

まとに、

#### Be # V BTR. / BTP:

であり、またVTNとVTPはそれぞれNチャネ ルおよびPチャネルMOSトランジスタのゲート しきい個像圧の格片値である。この尖から明らか なように、VNIとVP1にそれぞれVTNと VTPの催化に泊徙して変化する特性をもたせ、 かつトランジスタのまを適正に選ぶことにより、 製造プロセスのばらつき噂によりNチャネルトラ ンジスタとアテャネルトランジスタの海子特性が 独立に変化しても、出力と入力の電圧差を奪にず ることができる。上述したような電圧調は、次の 実施例で説明するように、各チャネル選覧型の MOSトランジスタのゲートとドレインを接続し、 それに肝定の重波を混す事により密器に積成する ことができる。一般に、異なる導電形の漢子間で は特性にばらつきがあっても、同じ基礎型のトラ ンジスタは同じ製造工器を終るため、崇予間の袋 姓恕は十分小さな笛に抑えることができる。特に、 さて、次に通磁時の動作を関図(b)を用いて 説明する。今、入力電圧 V(IN)が時刻と O か ら t )にかけて降下し、時刻 t 4 から t 5 にかけ て上昇した場合を考える。入力電圧が降下した遅 後は出力がすぐに追徙しないので、トランジスタ TN 2 は時刻で1 から t 2 にかけてカットオフ状 感となり、電流1 C 1 の値はほぼ O となる。これ

に対して I D 1 が増大し、 備子 6 の 低 E V ( 6 ) をほぼ V S S ( 0 V ) まで引き落す。これにより、トランジスタTP4の軽動能力が増加し、出力 O U T を高速に放散する。時刻に 2 を過ぎて、出力を圧圧と入力電圧の差が小さくなるとトランジスタTN 2 が準通し始め、最終的に入出力所の程度が無くなる時刻に 2 において I C 1 = I D 1 となり、定常状態になる。入力電圧が V C C こまで上昇なり、出力を高速に発言する。

・以上説明したように、水質明によれば、製造工程のは6つきがあっても、入出力程圧間の誤差が少なく、過歳時においては、火寒量の会質を改まていてもる電圧フォロワを提供することができる。なお、本個新は程圧フォロッととしての原用以外にも、出力協手のUTに信号できる。なり、高性能な電流検出国路として用いることも可能である。

次に第20回を用いて、先に示した回路をダイ

ナミックメモリの中間**常庄(VCC/2)**発生回 路に適用した実施制を設明する。 第20閏(a) は岑雅樹による中間電圧略生回路の構成例である。 岡園において、30は荻路電圧発史回路、31は 第一のコンプリメンタリ・ブッシュアル財務、 32はカレントミラー配増幅回路、33は掘二の コンプリメンタリ・プッシュブル回路である。基 弥逸圧発生調路は、等しい感覚質をおする二つの 抵抗R3とR4とにより電源電圧を半分に分厄す ることにより、端子34に中間電圧を産生してい る。据抗艮ると艮4に創盤の裘子を用いることに より、中間電圧には、かなり精度の高い値を得る ことができる。なお、中間電圧を終るための妻子 は抵抗に限らず、修えば揺OSトランジスタ笥を 吊いても間接の函路が構成できることは自明であ る。 第一のプッシュブル回路は、 基本的に期18 図(a)に示したブッシュブル肉略1と同じであ る。ここでは、 磐圧 版VN1の代わりに、 毎 航 RSとNチャホルMOSトランジステTN1Oを. **電圧版マア1の代わりに、抵抗R6とアチャネル** 

#### 结開平3-273594 (25)

MOSトランジスタTF10を、それぞれ用いて いる。こうすることにより、先の実施餅でも説明 したように、常に婚子35の電圧を入力物子34 に対して、ほぼHチャネルMOSトランジスタの ゲートしきい観な圧分だけ高い雄に自動的に散定 することができる。なお、R5やRGを鋭れる電 流が、R3やR4を流れる電流の転分の一からす 分の一程度の小さな値になるように、抵抗値を選 んでいる。これは、NチャネルトランジスタヒP チャネルトランジスタの特性が独立にはらついて、 ブッシュブル回路から基準電圧発生回路に流入 (あるいは進出) する電波顔が姿動しても、 続子 34の電圧が影響を受けて影動しないようにする ためである。32のカレントミラー型増報価路は 第18回 (a) に示したカレントミラー型増留回 路2と全く時じ構成である。都二のブッシュブル 回蛸は、基本的に割18図(a)に示したブッシ ュブル回路3と阿じである。ここでは、電圧部 VN2の代わりに、NチャネルMOSトランジス タヤN)4を、毎年原VP2の代わりに、Pチャ

本ルはOSトランジスタTP14を、それぞれ用いている。こうすることにより、第一のブッシュブル回路の場合と阿提、ブッシュブル回路に流れるバイアス電磁の遊が、トランジスタのしさい信息区の変化に対して変動しないようにしている。以上のような国路構成とすることにより、出力HVCには特度の高い中間難圧を終ることができ、かつ負荷容素でしを高速に充放離することができる。

第20区(a) に示した本区路方式と即19回に示した世来回野方式の性能比較を計算機解析により求めた結果を第20回(b) において、機糖はNチャネルトランジスタとPチャネルトランジスタのゲートしきい値電圧の絶対値の差、解験は中間でのである。この結果より、従来回路においては、出力電圧が約±100mV(0.75Vに対して、本発明の回路がは出力電圧変動は約±8mV(0.75Vに対では出力電圧変動は約±8mV(0.75Vに対

新21回(a) は本泉町の旅の一実施例を示す 画路構成圏である。同園において、40はコンプ リメンタリ・ブッシュブル型の飛圧フォロワ回路、 41はトライステート・バッファである。電圧フ オロワ四路は、基本的には第18回(a)のブッ シュブル回路1と同じである。ここでは、ブッシュブル回路の駆動能力を捕うようにトライステート・バッファが動作する。トライステート・バッファは負荷駆動用のアチャネルトランジスタ TP21とNチャネルトランジスタTN21、これらトランジスタを駆動する二つの差割配格構図路(コンパレータ)AMP1とAMP2、および、オフセット底の設定のための二つの電圧振VOSLとVOSHとから構成される。この回路の動作は次の三つの電圧の条件のいずれにあてはまるかによってきまる。

- R20Y + (N1)V < (TUO)V( 1)
- (2) Y(IH) + VOSH > Y(GUT) > Y(IH) VOSL
- (3) Y(IN) VOSL>V(OUT)

(1)の理圧条件においては、焼子43の電圧よりも出力OUTの電圧が高くなり焼子45の配圧は高い電圧レベル(VCC)になる。また、焼子44の電圧も高い電圧レベル(VCC)になる。 したがって、NチャネルトランジスタTN21が ルカフとなり、乗貨を放置する。(2)の電圧条件 においては、焼子43の電圧よりも出力OUTの 電圧が低くなり端子45の電圧は低い電圧レベル (VSS)になる。また、菓子44の電圧は高い

### 特間平3-273594 (26)

竜圧レベル(VCC)を保つ。したがって、二つ のトランジスタTN21とTP21は共にカット ガラとなり、似力は高インピーダンス状態になる。 (3)の鬼圧条件においては、菓子42の亀匹よ りも出力OUTの電圧が低くなり鏑子44の電圧 は低い角圧レベル(VSS)になる。また、槍子 45の着圧は低い難正レベル(VSS)を保つ。 したがって、NチャネルトランジスタTN21が カットオフ、PチャネルトランジスタTP21が 講道となり、食物を充意する。このように、出力 の電圧が入力の電圧を中心としたある一定範囲を 越えて大きくなると放電、一定範囲を越えて小さ くなると充電、一定範囲内にあれば充電も放電も しないという三つの状態(トライステート)を有 する駆動網路を実現できる。この回路の過激時の 動作を飼団(b)に示す。今、入力電圧V(IN) が時刻も0で降下し、時刻も2で上昇した場合を 考える。立ち下がり時においては、時期t0から 出力の電圧が「《定常状態での電圧》キVOSH」 に終しくなる時刻も1まで架子45の循矩が

例に似らず、純様の機能を変現するものであれば、 他の方式であっても難し文えない。

次に第22回を狙いて、トライステート・バッ ファを用いた電圧フォロワをダイナミックメモリ の中間低圧(VCC/2)発生回路に適用した疾 旋例を説明する。第22回(a)は水死明による 中間電圧発生回路の構成例である。第22四(a) において、50は基準電圧発生回路。51は据 18週で説明した電圧フォロク問題、52はトラ イステート・パップァせある。これは、第20因 - (a)に示した中間包圧発生的路にトライステー ト・パップァを何如することにより、入出力間の 電圧の誤差が大きくなったときの様元能力を高め ている。以下、トライステート・バッファの構成 と動作について説明する。本鉄庭飼の特徴は、祭 ーのブッシュブル回路もそのまま利用し、カレン トミラー回路のミラー比の差を利用して鉄笠虹匠 を挟出しトライステートバッツッを起動する点に ある。第22回(a)において、TP38と TP37はPチャネルMOSトラングスタ、

TN36とTN3?はNチャネルMOSトランジ スタ、1NV1とINV2はインパータ. TP3BはインパータINV1の出力で負荷を駆 動するようにしたPチャネルMOSトランジスタ、 TN38はインパータ1NV2の出力で負荷を整 動するようにしたNチャネルMOSトランジスタ を、それぞれ荒している。TP32とTP36、 TP322TP37. TN322TN36. TN32とTN37とが、それぞれガレントミラ - 経路を構成している。今、トランジスタ TN31に流れる電流をIC1、トランジスタ TP31に流れる電流をID1、トランジスタ TN3Bに流れる電流をTD2、トランジスタ TPSBに流れる電流をIC2、とそれぞれ躍く。 出力覚定の誤差をVとIC1、IDLの関係は、 先に説明したように.

101 - IDI 4 - 2 V 2 B I x & V

と近似することができる。カレントミラー医療の ミラー比を、

装留平3-273594 (27)

$$M_{P_1} = \frac{1 C 2}{1 C 1} = \frac{\beta_{TP_1 c}}{\beta_{TP_1 c}}$$

$$M_{V_1} = \frac{1 D 2}{1 D 1} = \frac{\beta_{TN_1 c}}{\beta_{TN_1 c}}$$

とすると、下式のようになる。

$$\frac{102}{M_{P_1}} - \frac{102}{M_{P_1}} = -2\sqrt{2\beta 1} \times \delta V$$

今、出力にオフセット党店Vosを印加したと さに、JC2=ID2となるとし、その時の電流 電を1。と聞くと、オフセット報店Vosは

と表される。ここで、

また 8 は第一のブッシュブル四級を構成するトランジスタの 4、 1. は定常状態において 第一のブッシュブル回路に流れる電流である。 例えば、 1. ェ 0.2 μ Å.

 $T_x = 1 \mu \Lambda$ ,  $\beta = 1 \phi h/V^2$ ,  $M_{N_2} = 1$ ,  $M_{P_2} = 0$ ,

2とすると、オフセット電空Vosの酸は
-100mVとなる。すなわち、出力電圧が定常 位から100mV以上を下すると、インバータ INV1の入力電圧は低レベルから高レベルに、 出力配圧は高レベルから袋レベルに凝移して経動 用のPチャネルがOSトランジスタTPSBを連 遠させ、負荷を充電する。これと同様に、トラン ジスタTP37とTNS7の定数を適当に進ぶことにより、所定のプラス側のオフセットがあった ときに、NチャネルMOSトランジスタTN38 を選出させ、負荷を放電するようにすることがで

以上、説明したように、本実施部に示したような超路構成をとることにより、第21国に示したのと同様な機能を実現することができる。また、この回路方式では、カレントミラー回路のミラーとによってオフセット量を決めているため、トランジスタ村の特性遊が小さくなるように配慮すれば、オフセット量を特度良く設定することができる。さらに、盗精度の無動型増級的を別に設け

る必要がないため、消費化力が小さく、かつ関単な構成で高い性能を実現することができる。

本回路方式と携19回に示した健康回路方式の 性能比較を封律機解析により求めた結果を第22 図(b)に示す。 野22間(b)は低調投入後の 扱力改正の立上リ時間を電腦電圧に対してプロッ トレたものである。立上り時間は、出力の危圧が 世常態の90%に選する時間で定義している。ま た、食物容量の低には、64MピットDRAMの ビット線プリチャージ電磁およびプレート電磁の 経営最を態定している。この解析結果からもわか るように、本発明の図路によれば、先に第20図 (a)で示した英雄例よりも、さらに立上り時間 を約串附短縮することができる。従来國路に北ベ ると約一桁学嫌い時間で負荷を立ち上げることが できる。以上説明したように、ブッシュブル国路 にトライステート・パッファを組合せることによ り、さらに高速に入力に追旋することの可能な電 圧フォロウ鼠跡を供することができるようになる。 なお、電圧の設定精度はブッシュブル回路によっ

て決まるため、先の実施例の場合と簡潔、入扱力 期の電圧抵急を悩めて小さな値にすることができる。

以上の実施処では、復種網路(LSI)中の大 容量食物を高速で転載する回路構成について説明 した。しかしながら、さらに諸遠に襲動しようと すると、完放電に許しての過渡電流が大きな斑丝 になる。何えば、GANピット経度のDRAMの 中間電圧発生団路の食務容量は115mを程度に なるが、これも5ヵgの間に設備1Vで離断した ときの電流道は23mAに選する。これは、 DRAMの消費電流値に匹配する大きさであり、 これ以上高遊に駆動することは、主たる回路幹性 への影響、何えば電源線の鍵音発生や。駆動信号 配線の借頼性低下などを招く危険があるため、好 ましくない。一般に、超高集積のしちし、特にメ モリにおいてはLSI会体を開程の复数のブロッ クで構成し、動作時においては、それらブロック の内の一部のみを活然化するような構成をとるこ とが参い。こうしたたらうにおいては、以下に途

### 特閒平3-273594 (28)

べる実施的を適用することが有効である.

節23回はダイナミック・メモリ (DRAM) の中間電圧供給方式に本提明を適用した実施例を 示している。段四(a)において、MBO。 MBI~MBiはi÷1間のメモリ・ブロック。 60~62はワード鉄道銀回路、63~90は各 メモリ・プロックからの中間電圧引出線、76と 77は二組の中間電圧発生回路、74と75は二 他の中間電圧発生回路から各メモリ・ブロックに 中間電圧はVCIとHVC2を供給する信券線、 ?1~73は二つの借号線の内のいずれかをメモ リ・ブロックに供給するように各ブロック毎に設 けたスイッチである。また、メモリ・ブロック MBOは、メモリセルも二次元に配列したメモリ セルアレーMAO、メモリセルから競出した信号 を増催して外部に出力したり外部からの信号をメ モリセルに書き込んだりする入出刀制御問題プロ ックMCO、入出力國路已?等から構成される。 DLO. DLO. DLJ. DLJESEUTNE 信号を伝送するデータは、83は蓄積容量の対向

電福を成すプレートで優に、64は非難批聴にデータ線を中間電圧にするために配されたプリティージ電圧供給線、PCはプリティージ借券線、SAO〜SAJはメモリセルから設出した信号を換卸増程するセンスアンプ、65と66は入出で多を換卸増程するセンスアンプ、65と66は入出である。100〜IOjはアドレス設定は多によって選択されたデータ線対と共通入出力線対との間の接越を制御する10ゲートである。

今、仮によく1 個のメモリ・プロックの内。一つのプロックMBOのみが建設され、動作状態をなる。この時、ワード線道が経過を表える。この中の一本のワード線道が経過である。と同時に、スイッをされ、高レベルに遷移する。と同時に、スイッをでは、か制御とれ、中間電圧引出級6 B とで、プロックMBI~MB は一般を表する。このようにすると、中間電圧のメモリ、プロックの共復を発生的第76には1個のメモリ・プロックの共復

が接触されるのに対して、中間電圧発生回路です には一つのメモリ・ブロックの負擔しが換続され ない。何えば、ションなどすると、中間低圧発生 毎點ラフが駆動する負荷容量は、中間低圧発生的 話でもが転動する負荷容量の15分の1になる。 したがって、低に76と77に飼じ回路を用いて も、選択されたプロックMBOの中間電流は非過 銀ブロックの中間電圧に比べて15倍高速に駆作 するようになる。顕路の性能の点からは、非選択 のメモリ・ブロックの応答速度はメモリの性能に は無関係であるから、遊戯電流をほとんど増大さ せることなく、メモリ全体の性能與上を図ること ができる。 第23四 ( b ) はメモリ助作の間に私 顕載圧が変動した場合の中間項圧の時間受化を示 している。すなわち、時刻と0からも2の雌に髯 近VCCが低下したとする。また、時刻しのから ヒュの間および時刻と3点後はメモリ・ブロック MBのが、時朝しるからも3の間はメモリ・ブロ ックMB1が選択されるとする。時期も0から しるの間は、ブロックMB1は非選択であるため. 中間電圧 V (69) は必めな終しているのと対応をしているのとは選択されているのと、中間電圧 V (69) はあばに直接しているのと、中間電圧 V (69) はあばに直接しているのとが選択しているのとが選択しているのとががあると、から変には、V (69) がひとがからないに対して、がいると、からに変になって、がいると、からないには、が、ないののは、が、ないののは、ないののでは、ないののでは、ないののでは、ないののでは、の内のでは、の内のできる。ない、ないののでは、の内のできる。ない、ないののでは、の内のできる。ない、ないののできる。ない、ないののできる。ない、ないののできる。ない、ないののできる。ないのできる。ないのできる。ないの内のできる。ないの内のできる。ないの内のできる。ないの内のできる。ないの方にはないの内のできる。

以上、各実務例によって本類的の部類を説明したが、本発明の適用機関はこれらに限定されるものではない。例えば、ここではCMOSトランジスタによりしら了を構成する場合を主に説明したが、パイポーラトランジスタを用いたLSI、後

**转期平3~273594 (29)** 

合野ドETを用いたLSI、CMOSトランジスタとパイポーラトランジスタを超合せた BiCMCS型のLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に素子を 形成したLSIなどでも、そのまま適用できる。

また本実施例の中では電泳増加日路としてカレントミラー回路を用いたが、他の電波増解関略を 用いることもできる。

#### 【髪明の効果】

本発明は以上説明したように、データ銀と 1 / O 縁とを接破する入当力制御四路をメモリセルアレーの左右に交互に配置し、かつ、データ群と 1 / O 縁との伝達インピーダンスを被みだし動作と背を込み動作とで変化させる回路構成にしたことで、 医電圧でも承認にしかも安定に動作させることができる。

また、本発明は並列テストにも適しており、テスト時間の大俣な短縮が実現できる。

さらに、本発明によればワード睛のドライブト ランジスタは、そのゲート単圧がLo サレベルで

動作するので、包蔵包圧が低下してもワードドラ イバとして安定に動作する。またデータ機能圧 Vしを、僧に、データ線盤匠VLよりメモリセル のスイッチトランジスタめしまい簡単低VT分以 上端い電圧VこHに昇圧してワードドライバの単 源として動作している意圧破換回路は、その整備 用トランジスタのゲート低圧をそのドレイン低圧 よりしせい低電圧以上高くでき、さらに電荷の逆 流も貼ぐことができるのでその出力展圧を併起圧 産生国略の理論値である2VLにまで高めること ができる。また、RC選延を利用した発展回路お よびタイミング発生関係を用いることにより発掘 囲波数、タイミング相互の進延時間が電源電圧変 動に対し安定になるので電圧変換効率を常に飛足 の状態にしておくことができる。さらにトラング スタのしせい祖鸞圧を3種に選択することにより、 鉄燈座での安定化、勘遮化、低消費電力化を回る ことができる。そしてこれらによって、無無関係 が電池!弱分の起電力でも安定に動作する半導移 単蔵国路を実現できる。

また、きらに本発明によれば、超高性核の しらくにおいて、高い電圧部板で大きな負債容量 を高速に疑動する例路構成、あるいは、大きな過 被電流を選すことなく、大きな負債容易を高速に 駆動する回籍方式を提供できる。 明えば、雄歌 同時ではトランジスタのしきい信電圧差がり、 2 Vあると出力電圧がり、7 ち V に対して約13 労養動するような場合に、本発明によれば約1% に抑めされるというように程圧構成が一桁以上向 上し、また、電波投入後の出力電圧の立上り時間 が健来回路に対して約一桁以上改算されるように 高速応移性が得られる。

#### 4. 週面の簡単な説明

新1回は本発明の第1の実施例を示す関、第2 回は本発明の効果を示す回、第3回は第1回を用いたことによる効果を更にあめた実施例を示す例、 数4回は変数のメモリセルアシーが存在した場合 の実施例を示す関、第5回は並列テストの実施例 を示す回、第6回はメモリセルへ任意の書き込み 毎年を書き込むための実施例を示す回、第7回、 第11回,第13回、第15回、第16回は本発 明の実施例。斯8隣、第12國、第14國はそれ **らのタイミングデャート、第3回、第10回は従** 朱例なそのタイミングチャートである。また第 17回は第11国の実施側の効果を示す層、第 18例(a)は本発明の基本概念を説明する実施 割、第13箇(し)はその過旋時の動作を説明す る図、飲19回はDRAM刑中間電圧発生回路の 従来例、指20回(a)は本発明をDRANの中 配窓圧発生網路に適用した具体的果範囲、第20 國(b)および然20間(a)は本発明の効果を 靴明する間、虧21間(a)は木発明の他の基本 概念を説明する実施例、第21周(6)はその動 作を説明する国、第22図(a)はそれを DRAMの中間電圧発生回路に適用した具体的実 遊削、第22期(も)はその効果を説明する国、 節23回(a)は水発明の他の基本概念を DRAMの中間電圧騒動方式に適用した具体的突 施利を説明する層、郷23国(b)はメモリ動作 の間に俄滅餓圧が変動した場合の同図(a)の実

### 特開平3-273594 (30)

旋衝の中間程圧液化を説明する間である。

MA…メモリセルアレー、CKT…入出力制御回

的、ROO、RG1…放みだしゲート、

♥GQ,♥GI…否を込みゲート、

SAO.SA1…センスアンプ、

SWRO、SWRI…彼みだしスインチ、

SWWO,SWW1…最き込みスイツチ、

RO、RO… 放みだし味、

WI, WI…潜途込み了/O線、

dy… データ線ピツチ

WD…カードドライバ、

X D … X デコーダ、

V L G … メモリアレー刑電圧変換回路、

VCHG一ワード線用電低変換回路、

w…ワード林、

**ずP…プリチャージ信号、** 

FX…ワード雑駆動パルス発生回路、

**まX…ワード絵窓動パルス、** 

CP…テャージボンブ回路、RECT…磐池回路、

ヤル…データ線銀圧あるいは内部(アレー用)製

が常正、VCH…ワード韓用電圧変換回路出力能 。

φ、φ、PA、PA、PA、PB、PB…ワード展用電 症変換回解用異圧パルス、

ひらじ…リングオシレーを出カバルス、

C. C1. C2. C3. C4. CA. CB. CD …コンヂンサ、

R. R1、R2…抵抗、

QD). QP, Q8. Q10…Pf+\*\*

1.5ングスタ、

QT, QD2, QS, QD, QA, QB, QC,

QP, Q1, Q8, Q11, Q19--N++\*

MOSトランジスタ.

11、125、130、138~インパータ。

NA1, NA2…NAND臍髓,

NOI…NOR回路、VEXT…外部電腦電圧

1、31、40…第一のコンプリメンタリ、ブッシュブル回答。

2、32…カレントミラー型プッシュブル増幅倒 路、

3、33…第二のコンプリメンタリ・ブッシュブ

ル回路、30、50… 热絶電圧発生開路、

4 1 、 5 2 … トライステート・パッファ。

AMP1、AMP2…差數塑增條回路。

M B O ~ M B i … メモリ・ブロック、 G O ~ G 2 … ワード終進択風鱗、

71~73…スイッチ。

76、77…中間電圧発生回路(距動配路)。


MAO… メモリセルアレー、

MCO一倍砂増展および入出力制御国路路、

SAO~SAi…枚知昀順回路(センスアンプ)。


100~10g…入仏カゲート、


67个入出为回路





化理人 外理士 小川藤川


# 特開平3-273594 (31)















**-707 -**

特閒平3-273594 (82)














# 特開平3-273594 (33)
















# 














## 特開平3-273594 (35)





### 特開平3-273594 (36)



## 質開平3-273594 (87)








### 特別平3-273594 (38)

# 第 2 3 図 (a)



60~62···· 9-ド維選茶回路

67---- 入570日局

51~73·--- 24<del>--</del>+ 76.77----中間電圧完工部路(駐動回路) 以RD-MBi---メモリブロック

MAR----メモリセルブレ

54.0~541-一校知道僱目路

MCO------ 附着增加工作以大约的即回路局

### 第1質の続き

@Int. Cl. 5 識別記号 庁内整理番号 G 11 C H 01 L 11/413 27/04 27/108 D 7514-4M

8624-4M H 01 L 27/10 325 V

❷平 2(1990) 1 月22日❷日本(JP)動特顯 平2-12237 優先權主張 明 東京都小平市上水本町5丁目20番1号 日立超エル・エ 砂绳 ス・アイ・エンジニアリング株式会社内 份発 明 渡 辺 東京都小平市上水本町5丁目20番1号 日立超エル・エ ス・アイ・エンジニアリング株式会社内 御発 東京都国分寺市東恋ケ母1丁目280番地 株式会社日立製 鲷 久 美 作所中央研究所内。 勿発 明 東京都小平市上水本町5丁目20番1号 日立超エル・エ 谜  $\blacksquare$ 正 ス・アイ・エンジニアリング株式会社内 创発 東京都小平市上水本町5丁目20番1号 日立超エル・エ 山 英 抬 ス・アイ・エンジニアリング株式会社内

特闘平3-273594

```
【公報種別】特許法第17条の2の規定による補正の掲載
【部門区分】第6部門第4区分
【発行日】平成11年(1999)2月12日
【公開香号】特開平3-273594
【公開日】平成3年(1991)12月4日
【年通号数】公開特許公報3-2736
【出願香号】特願平2-146283
【国際特許分類第6版】
 G11C 11/407
     11/413
 HO11 21/822
     21/8242
     27/04
     27/108
[FI]
 G11C 11/34
          354 F
           335 A
 H01L 27/10
           681 F
     27/04
```

## **乒 統 稍 正 齊 ₹**₹\$ \$ 4 机铸件设置 å 41k ロスギ 初本 9 )46233 で お神と のがは 人的影響者 "杨 第 体 ( 4) 株式外科 B 克里作品 日立団エル・エニ・ティ . エンジョアランド株式会会 マトロ ユ双布千代田は光ノの一丁目の乗し号 医全主性 医全型10万万 本語 | 伊井 コミュミ・[ミュミ (大米次) (80.00) HIER (1988) の正の対象 利用をつきまでまり設定の成 SECR# 1、対応は共和国関を別述の数で加上する。

#### 作群語法の報告

- 上、另一の電送航程が今天もれら前一の電路等と、からも第一の電路は多の間によ さも前に第二の電路設定をよるから第三の電気以子とからの程序が失調からのよう あて他のできる機能です。って、
- 系一の数の形式をひま二位立即要似と乗る心はであらな三の可認定だと参加の作 経典技を発信する平成と、入場が移動日曜と今春駅上に有し、
- 上記を至れる流れ上は一つのなかなとのはは上れれてのか多いなとは一つない。 おとのをか) 3年以上であり、かつ上記記述の音楽を述り上記述一の名字をなと上 記述しない。
- 上次人は「対議所記念は、入力を守をは「も下さすのケートへ入り」にも角の高級に で対する電池(地外記録やなく、とゆっかまにもの電話であればりを正に式使ける事 他/電圧大手手がですし、前点に「本版的な事業にその電話は終ぐを一等をからは 5ヶと下でが家に、はままど区域である。 得典知のは「5ヶとすでお成からようにしてなる。
- ことを他のセナジャを存むる。
- 2. 野井かなの石田が、乗り込の中の水上のに対って、上に計二の反反配にと上れる 一の本元をとり込みとオルトは下で飲かするようにもれてなることを収決とする中 み本表点。
- 2. 持力日本の名のおく母を必めて定り提出におって、上男児を何の名では上記すのなるを表現とよれるこの心理場合との中野や基础に供えるのもあるのであることを表定される事件を含む。
- 4. 等等は対の支援第3項部のの手術は固定されて、上芥人的力は脚心を下込むから 電圧/電影が対象は、例如来の電圧/電波をはならの型架ヤーを表生/電影を 終手会の出力を上記者を施に込みするがある。

#### 特関平3-273594

せかけんことを特殊とする中級は120

5. 阿尔拉尔的凯瑟的 4 明月初の平均体最低において、

ダイナミックメモリせ合んではることも行政とでも平等所が位。

<u>。</u>特性各種の種類数5所生態の学用性験量におって、

上記がイナミックソモリは、別値のデータ収録と、接触のリード面と、ゲーク型と ワード時との女主に深かられてなる名はのフェリエルとからなるメラッとレアレイと さらみ。

上記入地方項の契約は、上記ドキリセルテレイのグーチのに登録され、かっと兄と キリセッフレイに対する基分点に応信と書き込み気格においてデーナ級と、北京ス世力 2008の表示例との目の気度インダーゲッツ きぶえせしのちょうに気向されてなた」と そ終たとする年齢な交流。

2 色質的学の影響をも示されの中様な変更において、

と記入出が現場地震の上光でも現立。12.以外にし動家のための位を進せ、上記を で込み進歩のである経界はとからなることを持着とする主義化数配。

1. 行為情をの行送前1項記録の本法を共立において、

上本人独力利別目的は、そのデートが上記メイデアレジのデータ報に被称されたけ ドレイン・ソース連動がも選挙が出し対比ったのの話で単に立り呼吸があるが、1のM さぎFにTも、そのゲートが上次数もある加圧のためのは毎日に対きされるのドレイ ソ・ブー入員選挙と批グギリアルイのデータ数に直列指すされる語をのNISFET まを含ませなる。

ことぞれ歩とずと半週件回復、

3. 存在理点の近回的でを定める主要の自然にあいて、

上記入出力的知識がは、上記示人出し無有のための言うななに称うを係るとしかるだ めの表演等を言う。 上記示人出し既存の立刻の出き選ば、おおみれし記述をには上記 対策等の重加と同じ記述にきた。 表本出し教徒は定は上記所記録が必須を其をも言な にされるようとくれてから。 ことなるはなとするこれが東京。

10. お許潔率の数据数を収配数の中は体温能において、

上記人だかは、対策的なは、メデリセルアレイを集入ではメキリサルアレイの一方の取 とはかの時に保証され、上級人也が開発の終わずーチ級対に対応される単位性が

ブータ森ガビッチのる合のビッナをもって民族を九てなる。

ことを何仰とする中華体制は、

上上 場合成果が発展的を成之限の半年体決度において、

データ新れは、一致ことにメモリセルアレイ内で交表されてなる。

ことを外数とする半均を改進。

12、毎年前2の名は女を単世を中華の神経者はためいて、

上記データ 複英的に、データ機関と反応に指はされたデータ機以及の配数機能能で れてから、

こととをはとても半点のおお

<u>」は、</u>外本は水の底面をも切れ着の半等を必ぶとなって、

上記入場の対象に対象ターナスがに対すされる単かの本性を呼ば、ノナリの場合対 場所に 1つのがアドレムによって記録に必然的よう立列テストが可能に結構されるし のである。

こととを持らする事故は本案。

ことを存在とせる必要はなか。

14、世界は本で転換機で13時が約70年を終めておいて、

上海人出力年度四路は、上記等人出し気針の大の口信号的に作っていませんのうた

ウの刑をおとなみ、法部時以は日対おら件まされてかる。

<u>18. 劳力从市内的</u>影响692共约年底长数是二年4代。

ノモラでルからアータ的に従の出された部分企業値するセンスソンプと、

事でシステンプの私の別の電圧いべいを圧気に設定可能に出来る電圧不安と、 を吹えてなることを動使とする中部体表型。

#### 工工、デボロスの気候等を発売性の中導的を表記において、

と能がイナミッタメモリは、データ級、ワードは、あびタイナミッタメモリセルからのもメモリセルアレイと、ワードドライバと、第メモリセルアレイのデータ和用のを原であっても他アイナミットアモリにAACはけるスイフテトラレジネタのしまいを選択のよう。3 さいし 2 事内保証とが成する遺類の解と、上記意の利益が出力を生まり上述スイックトランジネタのしまい保証に以上が、現在を対象する保証は最高的なませませながら、

上記り… ドドライ・4以上を選出立場は終の出力を起換として保存するメタテッと型 ワードドラインは5点なら、

ことを対象とするや地本技術。

<u>1.7、</u>所將領域の範囲等)6 可能能の非成素反應に共同で、

上記ま正式は同語は、ファーグボンブ四枚と、ボディーブボンブを励の出力を受ける 各種的可能とを切えてなる。

ことを決定とする中国体制改

1.8。 美洲市地区超过第17年市内内中央中央部位出的下。

と使うキャンダンプ目的は、その一句に受きスインプステを介して最初からり記憶 を使わられられるのと様に関したので、一分にかずたらなり、ロンデンサウと、上記 第1コンデンサの上記一場の意味がそのゲートにはからたるなりはの3 P2 Tと、その一様に上記第1 MO 5 P3 Tを介して母性のもの形足を圧がなえられるの心能によ 2所1 MM パルコと呼んら対エタイミングにものもが2 ABバイルスが映めされる第3 コンマンナと、上記的セニンデンタの上記・別にものゲートのに含され上記録1コン デンタル上記・日に立て記述からの実際心圧さり入る所2 NO 5 F2 T と考え、上 他第2 コンデンタの上記・例の上記をは2000年で、3 正も 研究するよりにら れてかも、

ことなるだとても必然体証表。

12. 受許的を印集性策しる原発性の平衡体質医に関いて、

上記テキーアボンプロ共は、その一部に富えスイッチ及子を介して知識からの実践 窓型が平太られるのは高に第を顕立して大使力があるようれる高フェンデンタと、上来 記さコンデンプの上記へ機の選手がそのゲードに体験とれる第二回のスタででは、そ の一部に上記書目ののスタをでは大力して第四からの文章では中大とれての他とに上 出版 1 策励パロスパルスが取得される高イロンデンテと、上記はマコンデンタの上記 一幅にそのゲートが応用され、上記的マコングンタの上記一は上記を添からの大政を 任ぐれたる高々MO 3 で CT とも物は、上記的マコンデンタの上記一条件の上述の表 回路に応化すべき復田を日成するようにそれでする。

ことを無限とする中央は他は、

之 0. 特許延申の政団第1 7 拓北戦の中枢体域をに対いて、

上流流辺重は、 が終わらめい出力にと上見ティーシャンプを外の出力との間に対けられたホインテトファジァタと、その一株が埋みまかを歩して特型力楽へ政治されたの相称に上陸ティージが、プロボの切力が内面にてかるととに適応性にそのかった。 位ティージボンプ変込が助力が発電性であるとされる確定によれるパルスが終められ の影响コンデンタと表現る、 お記事のコンデンテのに正一分から上とスインテトジン ジスタのタートに共能すると表現にあるたったしてなること。

それにしても二万件地で、

<u>まま、</u>を計画体の範囲が19所に取り中部体質的において、

上記記代画館は、配式会をもらてのMOSFETと、Jabの整定系元としてのMO までに下来まして上記タッーンポンツ直路の出力が特ねされる州カコンデンナとから はる。

ことをお供しずる中華的製品

②意 特許品がの範囲 第19 条件値の分別を設置において、

上型的な国際は、旅費アナビしてのMOSFでした。から45分割デナビしてのMO SFETを介してい意思でロンダンリの上記一場の現在区域カイコンデンチの上記一 版の記述が成別される他のロンデンタとからなる。

特闘平3-273594

ことを特殊とする事故を経過。

E.3. 神行の水の水の取りで見る中ではなるに対って、
上記ノギリアシアやイと上記ケードドライベと上記で医院は中間とに向いるMOS
ドもずのしまい過程にからに応えられ、上記ノギリオルアレイに対する社びをFET
のしさい極度に新しっとしまさく、クードドライバに必ずらはのSドビザのしまい機能をは新しっとしまさく、クードドライバに必ずらはのSドビザのしまい機能をはあり、上記を民党を対応になけるMOSFETのしない機能をはらっとしかつくきれてなる。
ことを特殊とする主義的地域。